数据表
MOS集成电路
PD4702
增量式编码器8位向上/向下计数器
CMOS集成电路
描述
该
PD4702是8位申请一个增量式编码器/减计数器。两相（A ， B）增量输入信号
是相区别的，并且在每个信号的边缘，一个向上计数被执行，如果在A相位超前或向下计数
如果B相位超前。八比特计数数据是实时输出。进位输出和输出借还
为计数器溢出和下溢。
该
PD4704也可;使用这些使得计数宽度进行扩展。
特点
增量输入（ A，B ）
片上相位鉴别电路（向上计数模式
当相位顺序是A
→
B，向下计数模式
当b
→
A） 4乘法计数法
片上边缘检测电路
8位向上/向下计数器锁存输出进位输出，
借位输出
计数数据输出控制（三态输出）
CMOS ，采用+5 V单电源
引脚配置（顶视图）
RESET
A
B
NC
CD
0
CD
1
CD
2
CD
3
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DD
携带
借
机顶盒
OE
CD
7
CD
6
CD
5
CD
4
NC
订购信息
产品型号
包
20引脚塑料DIP
20引脚塑料SOP
（ 300密耳）
（ 300密耳）
NC
V
SS
PD4702C
PD4702G
引脚名称
A
B
RESET
机顶盒
OE
CD
0-7
携带
½
2相增量信号输入
：计数器复位输入
：锁存选通信号输入
：输出控制信号输入
：计数数据输出
：进位脉冲输出
借：借位脉冲输出
文件编号IC- 3304A （第2版）
（ O. D.编号IC- 5403A ）
发布日期1997年P月
日本印刷
1993
1994
PD4702
框图
RESET
A
相
区别
边缘检测
B
8位加/减计数器
携带
借
8位锁存器
三态输出
机顶盒
OE
CD
0–7
引脚功能
引脚名称
A，B
输入/输出
输入
（施密特）
D
0至7
产量
(3-state)
产量
产量
输入
（施密特）
输入
输入
算数据输出引脚。激活时， OE为“L” ，高阻抗输出，当OE
为“H” 。
8位计数器的进位信号输出引脚（低电平有效）
8位计数器的借位信号输出引脚（低电平有效）
8位计数器的复位信号输出引脚
计数器复位时，该引脚为“H” 。
计数数据的输出控制信号输入端子
计数器数据输出锁存信号。数据被锁存STB的秋天，并同时举行
STB变为“L” 。
电源输入端子
接地引脚
功能
增量信号A相和B相的信号输入引脚（施密特输入）
携带
借
RESET
OE
机顶盒
V
DD
GND
2
PD4702
1，说明经营状况
（ 1 ）计数操作
该
PD4702由4-乘法的A和B输入端的2-结合了相位鉴别电路和计数
相脉冲。因此，由A输入边和一个B输入端边缘进行计数操作。
图。 1计数操作时序图
转发（递增计数）
反向（向下计数）
A输入
计数操作
B输入
1
2
3
4
5
4
3
2
1
0
（ 2 ）锁存操作
一个RS触发器被插入闩锁电路的选通输入端，如图所示。来自2位，而当STB变化
为“H” ，以在计数操作期间为“L”时，内部锁存信号STB保持在“H”，直到计数操作的结束。
因此，计数值是否正确锁定，即使是从A和B输入端进行异步输入机顶盒
（如果机顶盒从“H”到内吨的“L”变化
SABSTB
（ 40纳秒）的A输入和B输入后缘，锁存器的内容会
无论是预计或后的计数值） 。然而，当一
PD4704加入，正确的值不能被锁存
如果所有的数字被同时锁存时产生一个进位或借位（高阶位可被锁存
进位/借位传输前） 。
图。 2 STB输入电路
由鉴相电路
（计数脉冲）
机顶盒
机顶盒
LATCHED
当L
A， B输入
t
SABSTB
机顶盒
如果T
SABSTB
为40毫微秒或更长的时间，后计数值
被输入到锁存器。
3
PD4702
（ 3 ）开展&借位输出
如果计数器执行递增计数操作时的计数值是0FF
H
，低电平有效脉冲被输出到
进位输出（脉冲宽度为25 ns（最小值） ， 120 ns最大值。不管A / B相输入周期。同样，如果
计数器进行递减计数操作，当计数值为00
H
，低电平有效脉冲被输出到借
输出。
借位脉冲输出的同时，如果执行一个递减操作，而RESET为“H” （复位时） ，以及
因此，当一
PD4704加入，复位，必须在同一时间执行。
4
PD4702
2.操作注意事项
作为
PD4702集成了一个8位计数器，在一个计数值的情况下的大的瞬态电流流过这
改变所有的位（例如00
H
0FF
H
或7F
H
080
H
） 。这会导致误操作，除非的阻抗
电源线是足够低的。因此，建议的去耦电容器的周围0.1（
F)
连接V之间
DD
和V
SS
旁边的集成电路，如图所示。 3 。
图。 3去耦电容
+5 V
C
V
DD
PD4702
C : 0.1
？F的钽电解复合
陶瓷电容器等。
V
SS
此外，如果一个脉冲的宽度比所述相位差时间t短
SAB
（70纳秒）被输入到A / B相输入端，这将导致
在错误计数。因此，如果这种脉冲是因为编码器的范围等的输入，滤波器应插入
在A & B相输入端。
图。 4一& B相脉冲输入
A相（或B阶段）
B相（或相位）
PW
如果一个脉冲，使得PW < 70 ns的输入
在A或B阶段，存在的危险
错误计数。
如果PW的是在70纳秒或更大时，计数值保持不变，前和脉冲输入之后。 （向上计数
→
下
计数或向下计数
→
向上计数来实现，因此，其结果是在该计数值没有变化）。
5
QQ：2881677436 复制
