数据表
MOS集成电路
PD16655
240输出TFT -LCD栅极驱动器
该
PD16655是配备了240 -输出线的TFT -LCD的栅极驱动器。它可以输出一个高栅扫描
电压响应于5 V / 3.3 V CMOS电平的输入，因为它提供了一个电平移位电路的逻辑输入电路。
此栅极驱动器还具有一个输出使能（OE ）的功能，从而使驾驶者可以在两侧进行安装。
特点
高输出电压（V
DD
-V
EE
=幅度： 31 V MAX） 。
移位方向选择功能
负电压V电平转换
EE2
（水平移位范围： V
DD
-V
EE2
= 15 V)
5 V / 3.3 V CMOS电平接口
输出使能功能
多达240输出线
TCP修身
订购信息
产品型号
包
TCP （ TAB封装）
PD16655N-xxx
备注
在TCP的外部造型是定制机型。为了你的TCP的外部造型，请联系NEC
营业员。
本文档中的信息如有更改，恕不另行通知。使用本文档，请前
证实，这是最新版本。
不是所有的设备/类型在每个国家都可用。请与当地的NEC代表检查
供应及其他信息。
一号文件S11950EJ2V0DS00 （第2版）
发布日期1999年2月NS CP （ K）
日本印刷
商标
表示主要修改点。
1998
PD16655
1.框图
R， / L
LS
记
CLK
LS
记
STVR
LS
记
SR1 SR2 SR3
240位的移位寄存器
SR238 SR239 SR240
LS
记
STVL
OE
LS
记
V
EE1
V
EE2
O
1
O
2
O
3
O
238
O
239
O
240
记
LS （电平转换器） ：档5 V / 3.3 V CMOS级和V
DD2
-V
EE1
的水平。
备注
/ xxx表示低电平有效的信号。
2
数据表S11950EJ2V0DS00
PD16655
3.引脚功能
符号
O
1
与O
240
引脚名称
驱动器输出
I / O
描述
这些管脚输出扫描信号，该驱动器的垂直
在TFT - LCD的方向（栅极线）。的输出信号
改变同步地移位的上升沿
时钟CLK 。驱动器输出的振幅为V
DD2
- V
EE2
.
V
SS
/V
CC
or
V
DD1
/V
EE1
（输入）
这是内部移位寄存器的输入端。输入
日期被读出的移位时钟CLK的上升沿，并
扫描信号从O输出
1
到O
120
销。
的输入电平是V
CC
/V
SS
或V
DD1
- V
EE1
的水平。
该引脚输出一个脉冲开始向
PD16655在
下一个阶段，当两个或更多个
PD16655s连接
在级联。
脉冲是在第240时钟的下降沿输出
的移位时钟CLK ，并且被清除的下降沿
第241时钟。
的R， / L变为“H” （右移位） ： STVR
→
O
1
→
O
240
→
STVL
的R， / L变为“L” （左移位） ： STVL
→
O
240
→
O
1
→
STVR
该引脚输入的移位时钟到内部移位寄存器中。
被同步地进行换档操作
此输入的上升沿。
当此管脚变为“ H”时，驱动器的输出被固定为“L” 。
移位寄存器但不清除。内部
逻辑操作，即使当OE = “H”。 OE是
非同步的时钟。
10 V至25 V
10 V至25 V
3.0 5.5 V参考电压电平转换器LS 。
STVR
STVL
启动脉冲输入/输出
V
DD1
/V
EE1
（输出）
R， / L
移位方向选择输入
V
SS
/V
CC
or
V
DD1
/V
EE1
V
SS
/V
CC
CLK
移位时钟输入
OE
输出使能输入
V
SS
/V
CC
V
DD1
V
DD2
V
CC
逻辑正电源
司机正电源
参考正电源
供应
参考负电源
供应
逻辑负电源
司机负电源
V
SS
该引脚连接到系统的地面。
V
EE1
V
EE2
-21 V至-3 V
-21 V至
DD2
– 15 V
注意事项1.为防止闩锁，打开电源到V
CC
, V
EE1
-V
EE2
, V
DD1
-V
DD2
和逻辑输入的顺序。转
关闭电源以相反的顺序。这些电/掉电序列，还必须在遵守
过渡期。
2.将约0.1的电容器
各电源线之间的女，如以下所示，以固定
噪声容限，如V
IH
和V
IL
由于内部逻辑运行在一个高电压
的水平。 （V
DD
= V
DD1
= V
DD2
)
V
DD
V
CC
0.1 F
V
SS
0.1 F
V
EE
0.1 F
4
数据表S11950EJ2V0DS00
PD16655
3.在一个应用程序，在V
EE
电源不偏移，短路V
EE2
（驱动力）和V
EE1
（逻辑电源）的TCP之外。修正未使用的引脚与V
EE
的水平。
4. V的水平移位范围
EE2
必须是V
EE1
≤
V
EE2
≤
V
DD
- 15V。需要注意的是，在这种情况下，保
导通电阻和输出下降时间的输出值略有变化。 （V
DD
= V
DD1
= V
DD2
)
5.时序图
1
CLK
2
3
239
240
241
242
STVR
（ STVL ）
O
1
O
2
O
3
O
239
O
240
STVL
（ STVR ）
O
1
of
下一阶段
O
2
of
下一阶段
注意不要使用序列中的输出改变一下子因为这样的序列可以
引起故障。
数据表S11950EJ2V0DS00
5
QQ：2880707522 复制
