数据表
MOS集成电路
PD16654
一百五十四分之一百五十零输出TFT -LCD栅极驱动
该
PD16654是一个TFT-LCD的栅极驱动器。因为这个栅极驱动器具有一个电平移位电路，用于逻辑输入，它可以
输出响应于一个CMOS电平的输入高栅极扫描电压。
此外，它也可以通过改变同时驱动的XGA / SXGA板（ 154输出）和SVGA面板（150输出）
的输出端上的150到154的数目。
特点
高击穿电压输出（ ON / OFF范围： V
DD2
-V
EE2
= 40 V MAX 。 ）
3.3 V CMOS电平输入
输出选择功能号（一百五十四分之一百五十○输出）
订购信息
产品型号
包
TCP （ TAB封装）
PD16654N-×××
在TCP的外部形状定制。为了你的TCP的外部造型，请联系NEC销售人员。
一号文件S11647EJ1V0DS00 （第1版）
发布日期1998年5月 CP （ K）
日本印刷
1998
PD16654
1.框图
R / L
沃瑟
CLK
LS
LS
LS
STVR
O
E1
O
E2
O
E3
LS
LS
LS
LS
SR1 SR2 SR3
154-bit
移位寄存器
SR152 SR153 SR154
LS
STVL
O
1
O
2
O
3
O
152
O
153
O
154
与3.3 V CMOS电平与V接口： LS （电平转换器）
DD2
-V
EE1
的水平。
2
PD16654
3.引脚功能
引脚符号
O
1
与O
154
引脚名称
驱动器输出引脚
描述
扫描信号输出引脚驱动的TFT -LCD的栅极。
每个输出引脚的状态变化同步的上升沿
的移位时钟CLK 。驱动器的输出电压为V
DD2
到V
EE2
.
内部移位寄存器的输入/输出引脚。
起始脉冲信号被读出时的移位时钟CLK和扫描上升沿
信号是从驱动器输出管脚的输出。本终端的接口是
3.3 V. CMOS
当o
SEL
信号为低电平，启动脉冲上升到高电平时的第154次
下降的移位时钟CLK上升沿和下降到较低水平的155落下
边缘。
当
SEL
信号是高电平，起始脉冲上升到高电平的
移位时钟CLK 150个下降沿下降到低电平的第151
下降沿。的输出电平为V
CC
-V
SS
（逻辑电平） 。
移位时钟输入内部移位寄存器。内部移位寄存器的内容
寄存器位移在CLK的上升沿。
移方向切换内部的移位寄存器的输入引脚。
R / L = H（右移） ： STVR
→
O
1
→
O
2
··· O
153
→
O
154
→
STVL
R / L = L（左移） STVL
→
O
154
→
O
153
··· O
2
→
O
1
→
STVR
此销固定驱动器的输出为L电平，当它是高的。然而，该
移位寄存器不会清零。并且，输出使能致动是异步的
时钟。而且，请参阅“使能输入和输出关系
终奌站“ 。
选择输出的数量。
O
SEL
= L ：输出154 （ SVGA ）
O
SEL
= H ： 150输出（ VGA ， XGA ， SXGA ）
当o
SEL
= H （ 150输出），O
76
到O
79
移位寄存器的输出是
固定在V
EE2
的水平。修复此引脚到V
CC
(V
DD2
）或V
SS
(V
EE1
）上的TCP 。
共享的内在逻辑和驱动程序
3.3 V
±
0.3 V参考电源的电平转换器： LS
该引脚连接到系统接地。
内部逻辑负电源
STVR
STVL
启动脉冲输入/输出引脚
CLK
移位时钟输入
R / L
移位方向切换
输入
O
E1
O
E2
O
E3
使能输入
O
SEL
输出数选择
输入
V
DD2
电源正极
司机
基准电源
接地（ GND ）
负电源
内部逻辑
负电源
司机
V
CC
V
SS
V
EE1
V
EE2
驾驶员负电源
注意事项1.电源开/关序列
为了防止
从因损坏PD16654闩锁了起来，接通电源的顺序V
CC
→
V
EE1
,
V
EE2
和V
DD2
→
逻辑输入。关闭电源以相反的顺序。观察这些力量
即使在过渡期内序列。
4
QQ：2880707522 复制
