【データシートMOS集积回路MOS集成电路PD16601192出力TFT-LCD用フルカラードライバμ】,IC型号UPD16601N,UPD16601N PDF资料,UPD16601N经销商,ic,电子元器件-51电子网

データシート

MOS集积回路

MOS集成电路

PD16601

192出力TFT-LCD用フルカラードライバ

μPD16601はフルカラー表示を実現するTFT-LCD用½ースドライバで，1280×1024画素クラスの高精細ディスプ

レイに最適です。内部回路は，12チャンネル（4×3）のアナログ入力端子，12チャンネル×16ビットのシフトレジス

タ，192チャンネルのサンプル＆ホールド回路（２ラッチタイプ）で構成されております。

アナログ映像信号は，サンプル＆ホールド回路で12チャンネル同時にサンプリングされ，次の１ラインで出力され

ます。サンプル＆ホールド回路の出力電圧は10.0V

P-P

と大きく，± 20 mV的

马克斯。

と高精度な出力偏差を有しております。

前段の信号処理回路からγ処理されたアナログ映像信号を入力することにより，フレーム変調が不要で高品½な256階

調相½のフルカラー表示が可½です。

特徴

○４×３（RGB）チャンネルアナログ入力により映像信号入力配線の削減が可½

○高ダイナミックレンジ（10.0 V

P- PMIN 。

，V

DD2

= 12.0 V）

○高精度サンプル＆ホールド回路（出力偏差; ± 20 mV的

最大

）

○高速サンプリング周波数（アナログ，デジタルともf

马克斯。

= 20 MHz的

民

.）

○ロウパワーコントロール（出力バッファのバイアス電流削減）機½内蔵

（动消费电力; 32毫瓦

典型值。

, V

DD2

= 12.5 V）

○双方向データストア機½内蔵

○高密度実装対応（スリムTCP ）

オーダ情報

品名

μPD16601N-×××

TCP

パッケージ

資料番号

S10934JJ1V0DS00（第１版）

（旧資料番号IP9156）

発行年月1995年12月

NEC公司

1995

PD16601

ブロック図

CLK

R / L

SPR

双方向シフトレジスタ（16回路）

SPL

DD1

SS1

レベルシフタ（16回路）

DD2（D）

SS2（D）

R03

G03

B03

映像信号

入力

PL / NL

BIAS

LPC

サンプル＆ホールド＋出力バッファ回路

DD2（A）

VCOM

SS2（A）

SS2（C）

S192

サンプル＆ホールド＋出力バッファ回路

–

Sn1

R03

G03

B03

S / H P

BIAS

ST3

–

ST4

Sn2

注

PL / NL

S / H N

BIAS

注SPとはIC内部で½られるサンプリングパルスを示します。

詳細はP6をご参照ください。

PD16601

端子説明

端子記号

192

端子名

ドライバ出力

説明

サンプリングされたアナログ映像信号の出力端子です。V

DD2

= 12 V駆動時10.0 V

P-P

で，入出力特性がゲイン１のアナログ電圧が出力されます。

CLK

クロック入力

クロックの立ち上がりでスタートパルスを読み込み，12チャンネル同時にアナログ映

像信号のサンプリングを開始します。クロックのアクティブエッジは全て立ち上がり

です。

R / L

シフト方向

切り替え入力

シフトレジスタのシフト方向は次のとおりです。

R / L = H（右シフト时）， SPR入力，S

→S

192

， SPL出力

R / L = L（左シフト时） ; SPL入力，S

192

→S

， SPR出力

SPR

スタートパルス

入出力

SPL

スタートパルス

入出力

PL / NL

注

極性反転入力

R / L = H（右シフト时） ;スタートパルス入力端子

R / L = L（左シフト时） ;スタートパルス出力端子となります。

R / L = H（右シフト时） ;スタートパルス入力端子

R / L = L（左シフト时） ;スタートパルス出力端子となります。

PL / NL = Hのとき，負極性のアナログ映像信号のサンプリングを実行し，ドライバ出力

から正極性のアナログ信号を出力します。ドライバは充電½力しかありません。

PL / NL = Lのとき，正極性のアナログ映像信号のサンプリングを実行し，ドライバ出力

から負極性のアナログ信号を出力します。ドライバは，放電½力しかありません。

注

水平同期入力

立ち下がりで出力を遮断した後，立ち上がりでアナログ映像信号を出力します。HS = L

でドライバ出力端子がハイインピーダンスになったあとにPL/NLを切り替えて，内部

ホールド容量及び出力バッファをV

COM

レベルにリセットします。

LPC

ロウパワー

コントロール入力

BIAS1

BIAS2

DD1

DD2

（D）

DD2

（A）

COM

SS1

SS2

（D）

SS2

（A）

SS2

（C）

TEST

ロジック電源

ドライバ電源

コモン電源

ロジックグランド

ドライバグランド

テスト端子

3.3 V±0.3 V

13.5 V

马克斯。

13.5 V

马克斯。

ボルテージフォロアなどによる安定したLCD駆動電圧の中間電½を印加します。

ロジックグランド

高圧部（レベルシフタ）グランド

高圧部（出力バッファ）グランド

高圧部（サンプル＆ホールド）グランド

Ｌまたはオープン

バイアス電圧入力

出力バッファの½電流源を遮断して出力インピーダンスを上げます。LPC = Hモードで

は，静消費電流を約20 ％½減できます。

安定化された外部電源を印加して出力バッファの消費電流を制御します。

アナログ

映像信号入力

アナログ映像信号の入力端子です。表示ライン毎にアナログ映像信号の極性を反転さ

せて入力してください。

注PL/NLとHSの論理でサンプル＆ホールド動½と出力バッファ容量とV

COM

レベルのリセット動½を行います。

PD16601

〈ご½用上の注意〉

１．ラッチアップ破壊防止のため，電源投入順序は，

DD1

→ロジック入力→V

DD2（D）,（A）

→V

BIAS1 ， 2

，V

COM

→アナログ映像信号入力

の順とし，遮断時はこの逆としてください。また，遷移期間中もこの関係をお守りください。

２．V

SS1

, V

SS2（D）

, V

SS2（A）

, V

SS2（C）

は，拡散層で接続されておりますが，必ず外部でも接続してください。そし

て， V

SS2（D）

とV

DD2（A）

も同じく，同電½を入力してください。また，サンプル＆ホールドグランドV

SS2（C）

は

実装基板上では他のグランド配線と共有せず，信号基板端部で接続してください。高圧またはロジック系のノ

イズがサンプル＆ホールド回路に重畳じ，アナログ特性（出力偏差等）が劣化する恐れがあります。

３．同じくサンプル＆ホールド特性を劣化させないため，V

DD1

-V

SS1

間には0.1μF，V

DD2（D）,（A）

-V

SS2（D）,（A）

間には

0.1μF程度のバイパスコンデンサを挿入してください。電源が安定化されていないとドライバの貫通電流によ

り，出力バッファの出力レンジが十分確保できない場合があります。

このため，バイパスコンデンサの容量は，充分評価した上で決定してください。

４．LPC = Hの時は，出力バッファの½電流源が遮断され，正常な負帰還がかからず，LCDパネルの負荷が小さい場

合には，出電圧が異常になることがあります。10 KΩ＋50 pF程度では，正常な動½が確認しておりますが，

これより時定数が小さい場合にはLPC = Lとしてご½用ください。

データ入出力関係

右シフト，左シフトに関係なく次のとおりです。

出力

データ

189

190

191

192

バイアス制御の方法

BAIAS1 ， BAIAS2端子に外部から電圧を印加することにより，出力バッファの消費電流を制御できます。なお，この

際，アナログ特性（出力偏差，ドライブ½力，応答速度など）は変化しません。

実際の回路は，下図の様な構成としてください。また，V

COM

電圧の入力回路も同様の構成としてください。

ドライバIC１個½たりの電流は次のとおりです。

DD2

100μA

分钟。

（IC１個½たり）

BIAS1 ， BIAS2 ，V

COM

0.01μF

PD16601

タイミング特性

（１）サンプル＆ホールドタイミング

PL / NL

注

S / H

（N1）

ライン出力

（N＋1）

ライン

サンプリング

（N＋1）

ライン出力

S / H

Nライン

サンプリング

Nライン出力

（N＋2）

ライン

サンプリング

192

高阻

正極性出力

（N1）ライン

高阻

Nライン

負極性出力

高阻

正極性出力

（N＋1）ライン

高阻

注PL / NL

= Ｈ；負極性のアナログ映像信号を入力してください。

PL / NL = L ;正极性のアナログ映像信号を入力してください。

（ 2 ） HSとPL / NLの关系

HS- SETUP

PL / NL

HS- HOLD

サンプリング期間

CLK

0 1 2 3

HS -SP

SPR

（ SPL ）

高阻

出力期間

0 1 2 3

注意HSとPL / NLのエッジは，クロックのタイミングとは无关系です。

タイミング項目

水平同期

セットアップ時間

水平同期

ホールド時間

サンプリング

スタート時間

HS -SP

HS- HOLD

略号

HS- SETUP

説明

HSに対するPL / NL信号のセットアップ时间です。

50纳秒

分钟。

以上を確保して下さい。

PL / NLのホールド时间です0.250纳秒

分钟。

以上を確保して下さい。この時点でホールド容量は

コモン電½V

COM

になっていますが，出力バッファはV

COM

になっていないためサンプリング

はできません。

出力バッファがV

COM

（リセットレベル）になる時間です。1.0μS

分钟。

以上を確保して下さ

い。この時点でサンプリングが可½です。

スタートパルスはこの時点で入力して下さい。

備考なお，本特性は50

KΩ + 100 pF的の负荷定数で规定しております。

データシート

MOS集积回路

MOS集成电路

PD16601

192出力TFT-LCD用フルカラードライバ

μPD16601はフルカラー表示を実現するTFT-LCD用½ースドライバで，1280×1024画素クラスの高精細ディスプ

レイに最適です。内部回路は，12チャンネル（4×3）のアナログ入力端子，12チャンネル×16ビットのシフトレジス

タ，192チャンネルのサンプル＆ホールド回路（２ラッチタイプ）で構成されております。

アナログ映像信号は，サンプル＆ホールド回路で12チャンネル同時にサンプリングされ，次の１ラインで出力され

ます。サンプル＆ホールド回路の出力電圧は10.0V

P-P

と大きく，± 20 mV的

马克斯。

と高精度な出力偏差を有しております。

前段の信号処理回路からγ処理されたアナログ映像信号を入力することにより，フレーム変調が不要で高品½な256階

調相½のフルカラー表示が可½です。

特徴

○４×３（RGB）チャンネルアナログ入力により映像信号入力配線の削減が可½

○高ダイナミックレンジ（10.0 V

P- PMIN 。

，V

DD2

= 12.0 V）

○高精度サンプル＆ホールド回路（出力偏差; ± 20 mV的

最大

）

○高速サンプリング周波数（アナログ，デジタルともf

马克斯。

= 20 MHz的

民

.）

○ロウパワーコントロール（出力バッファのバイアス電流削減）機½内蔵

（动消费电力; 32毫瓦

典型值。

, V

DD2

= 12.5 V）

○双方向データストア機½内蔵

○高密度実装対応（スリムTCP ）

オーダ情報

品名

μPD16601N-×××

TCP

パッケージ

資料番号

S10934JJ1V0DS00（第１版）

（旧資料番号IP9156）

発行年月1995年12月

NEC公司

1995

PD16601

ブロック図

CLK

R / L

SPR

双方向シフトレジスタ（16回路）

SPL

DD1

SS1

レベルシフタ（16回路）

DD2（D）

SS2（D）

R03

G03

B03

映像信号

入力

PL / NL

BIAS

LPC

サンプル＆ホールド＋出力バッファ回路

DD2（A）

VCOM

SS2（A）

SS2（C）

S192

サンプル＆ホールド＋出力バッファ回路

–

Sn1

R03

G03

B03

S / H P

BIAS

ST3

–

ST4

Sn2

注

PL / NL

S / H N

BIAS

注SPとはIC内部で½られるサンプリングパルスを示します。

詳細はP6をご参照ください。

PD16601

端子説明

端子記号

192

端子名

ドライバ出力

説明

サンプリングされたアナログ映像信号の出力端子です。V

DD2

= 12 V駆動時10.0 V

P-P

で，入出力特性がゲイン１のアナログ電圧が出力されます。

CLK

クロック入力

クロックの立ち上がりでスタートパルスを読み込み，12チャンネル同時にアナログ映

像信号のサンプリングを開始します。クロックのアクティブエッジは全て立ち上がり

です。

R / L

シフト方向

切り替え入力

シフトレジスタのシフト方向は次のとおりです。

R / L = H（右シフト时）， SPR入力，S

→S

192

， SPL出力

R / L = L（左シフト时） ; SPL入力，S

192

→S

， SPR出力

SPR

スタートパルス

入出力

SPL

スタートパルス

入出力

PL / NL

注

極性反転入力

R / L = H（右シフト时） ;スタートパルス入力端子

R / L = L（左シフト时） ;スタートパルス出力端子となります。

R / L = H（右シフト时） ;スタートパルス入力端子

R / L = L（左シフト时） ;スタートパルス出力端子となります。

PL / NL = Hのとき，負極性のアナログ映像信号のサンプリングを実行し，ドライバ出力

から正極性のアナログ信号を出力します。ドライバは充電½力しかありません。

PL / NL = Lのとき，正極性のアナログ映像信号のサンプリングを実行し，ドライバ出力

から負極性のアナログ信号を出力します。ドライバは，放電½力しかありません。

注

水平同期入力

立ち下がりで出力を遮断した後，立ち上がりでアナログ映像信号を出力します。HS = L

でドライバ出力端子がハイインピーダンスになったあとにPL/NLを切り替えて，内部

ホールド容量及び出力バッファをV

COM

レベルにリセットします。

LPC

ロウパワー

コントロール入力

BIAS1

BIAS2

DD1

DD2

（D）

DD2

（A）

COM

SS1

SS2

（D）

SS2

（A）

SS2

（C）

TEST

ロジック電源

ドライバ電源

コモン電源

ロジックグランド

ドライバグランド

テスト端子

3.3 V±0.3 V

13.5 V

马克斯。

13.5 V

马克斯。

ボルテージフォロアなどによる安定したLCD駆動電圧の中間電½を印加します。

ロジックグランド

高圧部（レベルシフタ）グランド

高圧部（出力バッファ）グランド

高圧部（サンプル＆ホールド）グランド

Ｌまたはオープン

バイアス電圧入力

出力バッファの½電流源を遮断して出力インピーダンスを上げます。LPC = Hモードで

は，静消費電流を約20 ％½減できます。

安定化された外部電源を印加して出力バッファの消費電流を制御します。

アナログ

映像信号入力

アナログ映像信号の入力端子です。表示ライン毎にアナログ映像信号の極性を反転さ

せて入力してください。

注PL/NLとHSの論理でサンプル＆ホールド動½と出力バッファ容量とV

COM

レベルのリセット動½を行います。

PD16601

〈ご½用上の注意〉

１．ラッチアップ破壊防止のため，電源投入順序は，

DD1

→ロジック入力→V

DD2（D）,（A）

→V

BIAS1 ， 2

，V

COM

→アナログ映像信号入力

の順とし，遮断時はこの逆としてください。また，遷移期間中もこの関係をお守りください。

２．V

SS1

, V

SS2（D）

, V

SS2（A）

, V

SS2（C）

は，拡散層で接続されておりますが，必ず外部でも接続してください。そし

て， V

SS2（D）

とV

DD2（A）

も同じく，同電½を入力してください。また，サンプル＆ホールドグランドV

SS2（C）

は

実装基板上では他のグランド配線と共有せず，信号基板端部で接続してください。高圧またはロジック系のノ

イズがサンプル＆ホールド回路に重畳じ，アナログ特性（出力偏差等）が劣化する恐れがあります。

３．同じくサンプル＆ホールド特性を劣化させないため，V

DD1

-V

SS1

間には0.1μF，V

DD2（D）,（A）

-V

SS2（D）,（A）

間には

0.1μF程度のバイパスコンデンサを挿入してください。電源が安定化されていないとドライバの貫通電流によ

り，出力バッファの出力レンジが十分確保できない場合があります。

このため，バイパスコンデンサの容量は，充分評価した上で決定してください。

４．LPC = Hの時は，出力バッファの½電流源が遮断され，正常な負帰還がかからず，LCDパネルの負荷が小さい場

合には，出電圧が異常になることがあります。10 KΩ＋50 pF程度では，正常な動½が確認しておりますが，

これより時定数が小さい場合にはLPC = Lとしてご½用ください。

データ入出力関係

右シフト，左シフトに関係なく次のとおりです。

出力

データ

189

190

191

192

バイアス制御の方法

BAIAS1 ， BAIAS2端子に外部から電圧を印加することにより，出力バッファの消費電流を制御できます。なお，この

際，アナログ特性（出力偏差，ドライブ½力，応答速度など）は変化しません。

実際の回路は，下図の様な構成としてください。また，V

COM

電圧の入力回路も同様の構成としてください。

ドライバIC１個½たりの電流は次のとおりです。

DD2

100μA

分钟。

（IC１個½たり）

BIAS1 ， BIAS2 ，V

COM

0.01μF

PD16601

タイミング特性

（１）サンプル＆ホールドタイミング

PL / NL

注

S / H

（N1）

ライン出力

（N＋1）

ライン

サンプリング

（N＋1）

ライン出力

S / H

Nライン

サンプリング

Nライン出力

（N＋2）

ライン

サンプリング

192

高阻

正極性出力

（N1）ライン

高阻

Nライン

負極性出力

高阻

正極性出力

（N＋1）ライン

高阻

注PL / NL

= Ｈ；負極性のアナログ映像信号を入力してください。

PL / NL = L ;正极性のアナログ映像信号を入力してください。

（ 2 ） HSとPL / NLの关系

HS- SETUP

PL / NL

HS- HOLD

サンプリング期間

CLK

0 1 2 3

HS -SP

SPR

（ SPL ）

高阻

出力期間

0 1 2 3

注意HSとPL / NLのエッジは，クロックのタイミングとは无关系です。

タイミング項目

水平同期

セットアップ時間

水平同期

ホールド時間

サンプリング

スタート時間

HS -SP

HS- HOLD

略号

HS- SETUP

説明

HSに対するPL / NL信号のセットアップ时间です。

50纳秒

分钟。

以上を確保して下さい。

PL / NLのホールド时间です0.250纳秒

分钟。

以上を確保して下さい。この時点でホールド容量は

コモン電½V

COM

になっていますが，出力バッファはV

COM

になっていないためサンプリング

はできません。

出力バッファがV

COM

（リセットレベル）になる時間です。1.0μS

分钟。

以上を確保して下さ

い。この時点でサンプリングが可½です。

スタートパルスはこの時点で入力して下さい。

備考なお，本特性は50

KΩ + 100 pF的の负荷定数で规定しております。

データシート

MOS集积回路

MOS集成电路

PD16601

192出力TFT-LCD用フルカラードライバ

μPD16601はフルカラー表示を実現するTFT-LCD用½ースドライバで，1280×1024画素クラスの高精細ディスプ

レイに最適です。内部回路は，12チャンネル（4×3）のアナログ入力端子，12チャンネル×16ビットのシフトレジス

タ，192チャンネルのサンプル＆ホールド回路（２ラッチタイプ）で構成されております。

アナログ映像信号は，サンプル＆ホールド回路で12チャンネル同時にサンプリングされ，次の１ラインで出力され

ます。サンプル＆ホールド回路の出力電圧は10.0V

P-P

と大きく，± 20 mV的

马克斯。

と高精度な出力偏差を有しております。

前段の信号処理回路からγ処理されたアナログ映像信号を入力することにより，フレーム変調が不要で高品½な256階

調相½のフルカラー表示が可½です。

特徴

○４×３（RGB）チャンネルアナログ入力により映像信号入力配線の削減が可½

○高ダイナミックレンジ（10.0 V

P- PMIN 。

，V

DD2

= 12.0 V）

○高精度サンプル＆ホールド回路（出力偏差; ± 20 mV的

最大

）

○高速サンプリング周波数（アナログ，デジタルともf

马克斯。

= 20 MHz的

民

.）

○ロウパワーコントロール（出力バッファのバイアス電流削減）機½内蔵

（动消费电力; 32毫瓦

典型值。

, V

DD2

= 12.5 V）

○双方向データストア機½内蔵

○高密度実装対応（スリムTCP ）

オーダ情報

品名

μPD16601N-×××

TCP

パッケージ

資料番号

S10934JJ1V0DS00（第１版）

（旧資料番号IP9156）

発行年月1995年12月

NEC公司

1995

PD16601

ブロック図

CLK

R / L

SPR

双方向シフトレジスタ（16回路）

SPL

DD1

SS1

レベルシフタ（16回路）

DD2（D）

SS2（D）

R03

G03

B03

映像信号

入力

PL / NL

BIAS

LPC

サンプル＆ホールド＋出力バッファ回路

DD2（A）

VCOM

SS2（A）

SS2（C）

S192

サンプル＆ホールド＋出力バッファ回路

–

Sn1

R03

G03

B03

S / H P

BIAS

ST3

–

ST4

Sn2

注

PL / NL

S / H N

BIAS

注SPとはIC内部で½られるサンプリングパルスを示します。

詳細はP6をご参照ください。

PD16601

端子説明

端子記号

192

端子名

ドライバ出力

説明

サンプリングされたアナログ映像信号の出力端子です。V

DD2

= 12 V駆動時10.0 V

P-P

で，入出力特性がゲイン１のアナログ電圧が出力されます。

CLK

クロック入力

クロックの立ち上がりでスタートパルスを読み込み，12チャンネル同時にアナログ映

像信号のサンプリングを開始します。クロックのアクティブエッジは全て立ち上がり

です。

R / L

シフト方向

切り替え入力

シフトレジスタのシフト方向は次のとおりです。

R / L = H（右シフト时）， SPR入力，S

→S

192

， SPL出力

R / L = L（左シフト时） ; SPL入力，S

192

→S

， SPR出力

SPR

スタートパルス

入出力

SPL

スタートパルス

入出力

PL / NL

注

極性反転入力

R / L = H（右シフト时） ;スタートパルス入力端子

R / L = L（左シフト时） ;スタートパルス出力端子となります。

R / L = H（右シフト时） ;スタートパルス入力端子

R / L = L（左シフト时） ;スタートパルス出力端子となります。

PL / NL = Hのとき，負極性のアナログ映像信号のサンプリングを実行し，ドライバ出力

から正極性のアナログ信号を出力します。ドライバは充電½力しかありません。

PL / NL = Lのとき，正極性のアナログ映像信号のサンプリングを実行し，ドライバ出力

から負極性のアナログ信号を出力します。ドライバは，放電½力しかありません。

注

水平同期入力

立ち下がりで出力を遮断した後，立ち上がりでアナログ映像信号を出力します。HS = L

でドライバ出力端子がハイインピーダンスになったあとにPL/NLを切り替えて，内部

ホールド容量及び出力バッファをV

COM

レベルにリセットします。

LPC

ロウパワー

コントロール入力

BIAS1

BIAS2

DD1

DD2

（D）

DD2

（A）

COM

SS1

SS2

（D）

SS2

（A）

SS2

（C）

TEST

ロジック電源

ドライバ電源

コモン電源

ロジックグランド

ドライバグランド

テスト端子

3.3 V±0.3 V

13.5 V

马克斯。

13.5 V

马克斯。

ボルテージフォロアなどによる安定したLCD駆動電圧の中間電½を印加します。

ロジックグランド

高圧部（レベルシフタ）グランド

高圧部（出力バッファ）グランド

高圧部（サンプル＆ホールド）グランド

Ｌまたはオープン

バイアス電圧入力

出力バッファの \u0026frac12; 電流源を遮断して出力インピーダンスを上げます。LPC = Hモードで

は，静消费电流を约20 ％ frac12 ;减できます。

安定化された外部電源を印加して出力バッファの消費電流を制御します。

アナログ

映像信号入力

アナログ映像信号の入力端子です。表示ライン毎にアナログ映像信号の極性を反転さ

せて入力してください。

注PL/NLとHSの論理でサンプル＆ホールド動½と出力バッファ容量とV

COM

レベルのリセット動½を行います。

PD16601

〈ご½用上の注意〉

１．ラッチアップ破壊防止のため，電源投入順序は，

DD1

→ロジック入力→V

DD2（D）,（A）

→V

BIAS1 ， 2

，V

COM

→アナログ映像信号入力

の順とし，遮断時はこの逆としてください。また，遷移期間中もこの関係をお守りください。

２．V

SS1

, V

SS2（D）

, V

SS2（A）

, V

SS2（C）

は，拡散層で接続されておりますが，必ず外部でも接続してください。そし

て， V

SS2（D）

とV

DD2（A）

も同じく，同電½を入力してください。また，サンプル＆ホールドグランドV

SS2（C）

は

実装基板上では他のグランド配線と共有せず，信号基板端部で接続してください。高圧またはロジック系のノ

イズがサンプル＆ホールド回路に重畳じ，アナログ特性（出力偏差等）が劣化する恐れがあります。

３．同じくサンプル＆ホールド特性を劣化させないため，V

DD1

-V

SS1

間には0.1μF，V

DD2（D）,（A）

-V

SS2（D）,（A）

間には

0.1μF程度のバイパスコンデンサを挿入してください。電源が安定化されていないとドライバの貫通電流によ

り，出力バッファの出力レンジが十分確保できない場合があります。

このため，バイパスコンデンサの容量は，充分評価した上で決定してください。

4.LPC = Hの時は，出力バッファの\u0026frac12;電流源が遮断され，正常な負帰還がかからず，LCDパネルの負荷が小さい場

合には，出电圧が异常になることがあります0.10 KΩ + 50 pF的程度では，正常な动＆ frac12 ;が确认しておりますが，

これより时定数が小さい场合にはLPC = Lとしてご＆ frac12 ;用ください。

データ入出力関係

右シフト，左シフトに関係なく次のとおりです。

出力

データ

189

190

191

192

バイアス制御の方法

BAIAS1 ， BAIAS2端子に外部から電圧を印加することにより，出力バッファの消費電流を制御できます。なお，この

際，アナログ特性（出力偏差，ドライブ½力，応答速度など）は変化しません。

実際の回路は，下図の様な構成としてください。また，V

COM

電圧の入力回路も同様の構成としてください。

ドライバIC１個½たりの電流は次のとおりです。

DD2

100μA

分钟。

（IC１個½たり）

BIAS1 ， BIAS2 ，V

COM

0.01μF

PD16601

タイミング特性

（１）サンプル＆ホールドタイミング

PL / NL

注

S / H

（N1）

ライン出力

（N＋1）

ライン

サンプリング

（N＋1）

ライン出力

S / H

Nライン

サンプリング

Nライン出力

（N＋2）

ライン

サンプリング

192

高阻

正極性出力

（N1）ライン

高阻

Nライン

負極性出力

高阻

正極性出力

（N＋1）ライン

高阻

注PL / NL

= Ｈ；負極性のアナログ映像信号を入力してください。

PL / NL = L ;正极性のアナログ映像信号を入力してください。

（ 2 ） HSとPL / NLの关系

HS- SETUP

PL / NL

HS- HOLD

サンプリング期間

CLK

0 1 2 3

HS -SP

SPR

（ SPL ）

高阻

出力期間

0 1 2 3

注意HSとPL / NLのエッジは，クロックのタイミングとは无关系です。

タイミング項目

水平同期

セットアップ時間

水平同期

ホールド時間

サンプリング

スタート時間

HS -SP

HS- HOLD

略号

HS- SETUP

説明

HSに対するPL / NL信号のセットアップ时间です。

50纳秒

分钟。

以上を確保して下さい。

PL / NLのホールド时间です0.250纳秒

分钟。

以上を確保して下さい。この時点でホールド容量は

コモン電½V

COM

になっていますが，出力バッファはV

COM

になっていないためサンプリング

はできません。

出力バッファがV

COM

（リセットレベル）になる時間です。1.0μS

分钟。

以上を確保して下さ

い。この時点でサンプリングが可½です。

スタートパルスはこの時点で入力して下さい。

備考なお，本特性は50

KΩ + 100 pF的の负荷定数で规定しております。