UG系列
0.6微米ULC系列
描述
在UG系列无限责任公司的非常适合于转化的
中型到大型CPLD和FPGA 。设备
在高性能的CMOS技术实现
用0.6微米（画）的沟道长度，并且能够
支持350 MHz的触发器触发率，经营
时钟频率高达150MHz的输入到输出
延迟以最快的速度为5ns 。
在UG系列的架构，可实现有效的
转换许多PLD架构和FPGA
设备类型。紧凑的RAM单元，伴随着大
可用门电路数允许实施
在支持此功能的FPGA架构，因为内存
以及JTAG边界扫描和扫描路径测试。
转换到UG系列ULC可以提供一个
显著降低运行功率时，
相对于原来的PLD或FPGA 。这是
尤其如此，相比于许多PLD和CPLD时
架构的器件，它通常消耗百毫安
以上，即使没有被计时。在UG系列有
0.4 NA /门非常低的待机功耗
典型地，这将产生4 mA的待机电流
上万门的设计。操作消耗是一个
严格的功能时钟频率的，其通常
结果在50％的功率减小到90 ％，这取决于
在设备上被比较的。
在UG系列提供了多种选择的输出
缓冲剂，包括各种驱动电平达24毫安。
施密特触发器输入也是一种选择。许多
技术用于提高抗噪性和
EMC减少排放，包括：数
独立的电源总线和内部
去耦隔离;压摆率限制输出
也可根据需要。
在UG系列的设计，让高转化率
性能3.3V器件以及5.0V的器件。
支持的混合供电的转换也是可能的，
使速度和力量之间的最佳折衷
消费。
特点
D
高性能ULC系列适合
中期至大型CPLD和FPGA
D
转换到超过20万门的FPGA
D
引脚数为300多针
D
任何引脚输出由于有限的数量相匹配
专用垫
D
先进的0.6微米（画） /0.45-μm （有效）
特征尺寸
D
三层或双层金属CMOS
技术
D
高速性能：
- 250 ps的典型细胞延迟
- 350 MHz的切换率
D
全系列封装： DIP ， SOIC ， LCC / PLCC ，
PQFP / TQFP ， PGA / PPGA
D
3.3V和/或5.0V操作。
D
低静态电流： 0.4 NA /门
D
可在商业，工业，汽车，
军事和航天等级。
版本B
–
5月25日。 98
5–1
UG系列
核心交换电流保护
此噪声干扰是由大量的
门同时开关。为了让这个不
影响的电路的功能性，三个新
功能已被添加：一些去耦电容
直接在硅上，以减少功率集成
供应下降。一个供电网络已
在基体中实现。该解决方案减少了
寄生元件如电感和电阻，并
构成了一个人工V
DD
和V
SS
平面。一目
网络提供大约150细胞。一
低通滤波器具有在芯和之间被添加
输出缓冲器的输入。这限制了传输
从地面或在V传来的噪声的
DD
供应
经由输出缓冲器的核心。
绝对最大额定值
电源电压（V
DD
） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V至7.0 V
输入电压（V
IN
） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V到V
DD
+ 7.0 V
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65到150_C
推荐工作范围
V
DD
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 V
"5%
或3.3 V
"5%
工作温度
商用。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0至70_C
工业。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40至+85 C
军事。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55至125_C
DC特性
参数
符号
V
OH
V
OL
V
IH
V
IL
V
IN
= V
SS
输入漏电流
I
IX
V
IN
= V
DD
V
IN
= V
SS
，上拉
V
IN
= V
DD
与下拉
输出漏电流
输出短路电流
待机电流
工作电流
输入电容
输出电容
I
OZ
I
OS
I
CCSB
I
DDOP
C
IN
C
OUT
V
DD
= 5.0 V, V
IN
= 2.0 V
V
OUT
= 2.0 V
V
OUT
= V
SS
或V
DD
V
OUT
= V
DD
V
OUT
= V
SS
V
DD
= 5.25 V, V
IN
= V
SS
–130
–5
–100
–5
–1
1
–40
40
"1
90
–60
0.4
0.3
2.5
2
pF
1
0.4
100
5
160
mA
NA /门
5
底座部分
T
A
=商业
I
OH
= 24 ，12， 6,3取决于缓冲
I
OL
= -24 ， -12 ， -6 ， -3视缓冲器
民
2.4
典型值
最大
单位
输出电压
0.4
2.0
0.8
V
输入电压
A
A /门/
兆赫
注意事项：
一。我
OH
= 24 ，12， 6,3 。选择由FPGA或PLD数据手册的要求来确定。
版本B
–
5月25日。 98
5–3
UG系列
内部时序特性
这些时序参数选择的宏细胞
只是提供相关信息。只引脚对引脚进行时序
保证特性为无限责任公司，并且实际
规范是由原始的FPGA来确定或
可编程逻辑器件的数据表加上任何具体参数
爱特梅尔无线&另行商定
微控制器。
条件：
V
DD
= 5 V ，典型的过程，统计线材长度。在V测得的所有延迟
IN
/V
OUT
= 2.5 V.
宏类型
2输入与非
4输入与非
逆变器
反相三态缓冲器
NAND2
NAND4
INV
特里斯坦
传播时间
t
PD
参数
符号
民
最大
a
0.39
0.68
0.41
0.74
最大
b
0.56
0.88
0.68
0.99
0.97
单位
ns
启用时间
建立时间
保持时间
脉冲宽度
t
EN
t
SU
t
H
t
PW
t
DQ
t
EN
t
RN
t
SU
t
H
t
PW
t
CQ
t
RN
t
PLH
t
PHL
t
PLH
0.40
0.00
0.60
0.60
0.00
0.69
可复位锁存
LATCHR
传播时间
启用时间
复位时间
建立时间
保持时间
0.97
1.22
0.87
1.25
1.49
1.10
D触发器与复位
FDFFR
脉冲宽度
时钟延迟时间
复位时间
0.95
0.81
0.80
0.68
0.80
0.68
2.97
1.96
2.49
1.74
3.27
1.60
2.49
1.74
3.27
1.60
1.22
0.94
0.95
0.74
0.95
0.74
8.18
4.23
6.42
3.47
7.17
3.30
6.42
3.47
7.17
3.30
ns
TTL兼容输入
卜FF器
TTL兼容的I / O缓冲器
输入模式
输出缓冲器
BUFINTTL
BIOT12
传播时间
BOUT6
t
PHL
t
PLH
t
PHL
t
PLH
TTL兼容的I / O缓冲器
BIOT12
启用时间
t
PLH
t
PZH
t
PZL
t
PLH
t
PHL
t
PZH
t
PZL
传播时间
三态输出缓冲器
B3STA12
启用时间
笔记
一。扇出三个内部载荷NAND2和NAND4 ，四负荷所有其他内部宏和输入缓冲器。 B加载
OUT6
is
20 pF的， BIOT12和B3STA12 30 pF的。
B 。扇出六种内部负荷NAND2 ，七负荷NAND4 ，九加载所有其他内部宏和8的输入缓冲区。
B加载
OUT6
80 pF的， BIOT12和B3STA12 120 pF的。
5–4
版本B
–
5月25日。 98
QQ：2880707522 复制
