飞利浦半导体
客观的特定网络阳离子
SDH / SONET STM1 / OC3 postampli连接器
特点
引脚与NE / SA5224和NE / SA5225但兼容
具有扩展的电源电压范围和更少的外部
元件数量
宽带运营从1.0 kHz至150 MHz的典型
适用于155 Mb / s的SDH / SONET接收器
单电源电压为3.0 5.5 V
PECL （正射极耦合逻辑）兼容的数据
输出
可编程的输入信号电平检测其可以是
使用一个外部电阻调整
片上DC偏移补偿，无需外部
电容
全差分优秀的PSRR 。
应用
TZA3034T ; TZA3034U
在短期，中期和长期数字光纤接收器
距光通信传输系统
或在高速数据网络
宽带RF增益模块。
概述
该TZA3034是一个高增益的限幅放大器即
设计为处理来自光纤前置放大器信号
像TZA3033 。它的引脚与NE / SA5224兼容
和NE / SA5225但延长的电源电压范围，
并且需要较少的外部元件。能够
在155兆比特/秒运行，该芯片具有输入信号电平
检测与用户可编程的阈值。数据
和电平检测状态输出为差分输出
最佳噪声容限和易用性。
订购信息
TYPE
数
TZA3034T
TZA3034U
包
名字
SO16
裸模
描述
塑料小外形封装; 16线索;体宽3.9毫米
死在WAF FL é包携带者;模具尺寸1.58
×
1.58 mm
VERSION
SOT109-1
框图
手册，全页宽
TEST
2
(2, 10, 15, 21, 26)
直流偏置
赔偿金
DIN
DINQ
4 (7)
5 (8)
A1
A2
A3
TZA3034
(24) 13
(23) 12
(16) 8
(18) 10
DOUT
DOUTQ
果酱
ST
STQ
25 k
整流器器
RSET
VREF
16 (30)
15 (29)
1 k
A4
带隙
参考
(17) 9
(3, 4, 6, 9)
3
AGND
(1, 14)
1
(11, 12)
6
VCCA
(13)
7
CF
(19, 20, 22, 25)
11
(27, 28)
14
MGR281
子
DGND
VCCD
括号中的数字指的裸芯片版本的衬垫数目。
图1框图。
1998年7月07
2
飞利浦半导体
客观的特定网络阳离子
SDH / SONET STM1 / OC3 postampli连接器
钉扎
符号
子
TEST
AGND
DIN
DINQ
V
CCA
CF
果酱
针
1
2
3
4
5
6
7
8
TYPE
基板
TEST引脚
地
模拟量输入
模拟量输入
供应
模拟量输入
PECL输入
TZA3034T ; TZA3034U
描述
基脚;必须在相同的电位AGND （引脚3）
只为测试的目的;在应用程序中，以保持打开
模拟地;必须在相同的电位DGND （引脚11 ）
差分输入;直流偏置电平在内部设定为约2.55 V ;
互补DINQ （引脚5）
差分输入;直流偏置电平在内部设定为约2.55 V ;
免费为DIN （引脚4 ）
模拟电源电压;必须在相同的电势为V
CCD
（引脚14）的
滤波器电容器，用于输入信号电平检测器;电容应连接
该引脚和V之间
CCA
（引脚6 ）
PECL兼容的输入;控制所述输出缓冲器DOUT和DOUTQ
（管脚13和12）。当一个低电平信号被加载时，输出将跟随输入
SIGNAL3当高信号应用中， DOUT和DOUTQ引脚锁存到
LOW和HIGH状态，分别为。当悬空，该引脚为积极
拉低（ JAM OFF） 。
PECL兼容的输入信号电平检测器的状态的输出;当输入
信号低于用户设定的阈值电平，此输出为高电平;
免费为ST （引脚10 ）
PECL兼容的输入信号电平检测器的状态的输出;当输入
信号低于用户设定的阈值电平，此输出为低电平;
免费向思特奇（引脚9 ）
数字地;必须在相同的电位AGND （引脚3）
PECL兼容差分输出; JAM时为高电平时，此引脚将被强制
成高状态;免费为DOUT （引脚13 ）
PECL兼容差分输出; JAM时为高电平时，此引脚将被强制
到低状态;免费为DOUTQ （引脚12）
数字电源电压;必须在相同的电势为V
CCA
（引脚6 ）
输入信号电平检测器编程;额定直流电压为V
CCA
1.5 V;
阈值是通过连接RSET和V之间的外部电阻设置
CCA
或者通过强制电流为RSET ;此电阻器的默认值是180千欧哪些
对应于大约4毫伏（页）的差分输入信号
STQ
9
PECL输出
ST
10
PECL输出
DGND
DOUTQ
DOUT
V
CCD
V
REF
RSET
11
12
13
14
15
16
地
PECL输出
PECL输出
供应
模拟量输入
模拟输出的带隙基准电压;典型值是1.2 V ; 1 kΩ的串联电阻
1998年7月07
3
飞利浦半导体
客观的特定网络阳离子
SDH / SONET STM1 / OC3 postampli连接器
TZA3034T ; TZA3034U
垫CON组fi guration
盘中心的位置
手册， halfpage
1分
测试2
AGND 3
DIN 4
16 RSET
15 VREF
14 VCCD
13 DOUT
坐标
(1)
符号
子
TEST
AGND
AGND
北卡罗来纳州
AGND
DIN
DINQ
AGND
TEST
PAD
x
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
235.7
392.8
532.8
647.8
647.8
647.8
647.8
647.8
647.8
647.8
647.8
532.8
392.8
235.7
78.6
+61.4
+218.5
+375.6
+532.7
+647.8
+647.8
+647.8
+647.8
647.8
647.8
647.8
647.8
532.7
392.7
235.6
78.5
78.6
y
+647.8
+647.8
+647.8
+507.1
+350.0
+210.0
+70.0
70.0
210.0
350.0
507.1
647.8
647.8
647.8
647.8
647.8
647.8
647.8
647.8
507.1
350.0
210.0
70.0
70.0
210.0
350.0
507.1
647.8
647.8
647.8
647.8
+647.8
TZA3034T
DINQ 5
VCCA 6
CF 7
JAM 8
MGR282
12 DOUTQ
11 DGND
10 ST
9
STQ
图2引脚配置。
V
CCA
V
CCA
CF
子
TEST
果酱
STQ
ST
DGND
DGND
TEST
DGND
DOUTQ
DOUT
DGND
TEST
V
CCD
V
CCD
V
REF
RSET
北卡罗来纳州
北卡罗来纳州
记
1.坐标表示的中心位置
垫，在
m,
相对于所述模具的中心。
1998年7月07
4
飞利浦半导体
客观的特定网络阳离子
SDH / SONET STM1 / OC3 postampli连接器
焊盘地点
AGND
VCCD
28
27
26
25
x
0
0
y
24
23
22
21
20
12
VCCA
13
CF
14
子
15
TEST
16
果酱
17
STQ
18
ST
19
DGND
TZA3034T ; TZA3034U
子
3
AGND
北卡罗来纳州
AGND
1.58
(1)
mm
DIN
DINQ
AGND
TEST
VCCA
4
5
6
7
8
9
10
11
2
1
32
31
30
29
VREF
手册，全页宽
RSET
TEST
北卡罗来纳州
北卡罗来纳州
VCCD
TEST
DGND
DOUT
DOUTQ
DGND
TEST
DGND
TZA3034U
1.58 mm
(1)
MGR283
（ 1 ）典型值。
焊盘尺寸： 90
×
90
m.
图3焊盘位置： TZA3034U 。
功能说明
该TZA3034接受高达155 Mb / s的SD / SONET数据
流，具有从2毫伏（页）的振幅高达1 V（下页）
单端。该输入信号将被放大并不限
对差分PECL输出电平（见图1） 。
输入缓冲器A1呈现的阻抗
约4.5千欧到数据流上的输入端DIN
和DINQ 。该输入可用于单端和
差，但差分运算是优选的更好
性能。
因为高增益后置放大器的，非常小的
偏置电压会以这样的方式移动的决定水平
该输入灵敏度急剧下降。因此，一个
DC偏移补偿电路中的实施
TZA3034 ，这使缓冲器A3的输入端，在其切换
点在没有任何输入信号。
的输入信号电平检测来实现，以检查是否
输入信号是上述的用户编程的电平。
这个试验的结果可在PECL电
输出ST和思特奇。这个标志也可以被用来防止
在PECL输出DOUT和DOUTQ的反应
在不存在有效的输入信号的噪声，通过连接
输出STQ到输入JAM 。这就保证数据将
仅被发送，当输入信号与噪声的比值是
足够低的误码率的系统操作。
PECL逻辑
为PECL逻辑电平符号定义显示在
Fig.4.
输入偏置
输入引脚DIN和DINQ是在直流偏置
约2.55 V由内部参考电压发生器
（见图5） 。该TZA3034可以直流耦合，但AC
耦合是优选的。的情况下的直流耦合的，驱动
源必须在允许的输入信号范围内操作
范围（ 2.0 V至
CCA
+ 0.5V） 。还有一个DC偏移的电压
1998年7月07
5
飞利浦半导体
产品speci fi cation
SDH / SONET STM1 / OC3 postampli连接器
特点
引脚与NE / SA5224和NE / SA5225但兼容
具有扩展的电源电压范围和更少的外部
元件数量
宽带运营从1.0 kHz至150 MHz的典型
适用于155 Mb / s的SDH / SONET接收器
单电源电压为3.0 5.5 V
正射极耦合逻辑（ PECL ）兼容的数据
输出
可编程的输入信号电平的检测可以是
使用一个外部电阻调整
片上DC偏移补偿，无需外部
电容。
概述
应用
TZA3034
在短期，中期和长期数字光纤接收器
距光通信传输系统
或在高速数据网络
宽带RF增益模块。
该TZA3034是一个高增益的限幅放大器即
设计为处理来自光纤前置放大器信号
像TZA3033 。它的引脚与NE / SA5224兼容
和NE / SA5225但延长的电源电压范围，
并且需要较少的外部元件。能够
在155兆比特/秒运行，该芯片具有输入信号电平
检测与用户可编程的阈值。数据
和电平检测状态输出为差分输出
最佳噪声容限和易用性。
订购信息
TYPE
数
TZA3034T
TZA3034TT
TZA3034U
包
名字
SO16
TSSOP16
描述
塑料小外形封装; 16线索;体宽3.9毫米
塑料薄小外形封装; 16线索;体宽4.4毫米
裸死在WAF FL é包携带者;模具尺寸1.55
×
1.55 mm
VERSION
SOT109-1
SOT403-1
1999年11月3日
2
飞利浦半导体
产品speci fi cation
SDH / SONET STM1 / OC3 postampli连接器
框图
TZA3034
手册，全页宽
TEST
2
(2, 10, 15, 21, 26)
直流偏置
赔偿金
DIN
DINQ
4 (7)
5 (8)
A1
A2
A3
TZA3034
(24) 13
(23) 12
(16) 8
(18) 10
DOUT
DOUTQ
果酱
ST
STQ
25 k
整流器器
RSET
VREF
16 (30)
15 (29)
1 k
A4
带隙
参考
(17) 9
(3, 4, 6, 9)
3
AGND
(1, 14)
1
(11, 12)
6
VCCA
(13)
7
CF
(19, 20, 22, 25)
11
(27, 28)
14
MGR281
子
DGND
VCCD
括号中的数字指的裸芯片版本的衬垫数目。
图1框图。
手册， halfpage
1分
测试2
AGND 3
DIN 4
16 RSET
15 VREF
14 VCCD
13 DOUT
手册， halfpage
1分
测试2
AGND 3
DIN 4
16 RSET
15 VREF
14 VCCD
13 DOUT
TZA3034T
DINQ 5
VCCA 6
CF 7
JAM 8
MGR282
TZA3034TT
12 DOUTQ
11 DGND
10 ST
9
STQ
DINQ 5
VCCA 6
CF 7
JAM 8
MBK997
12 DOUTQ
11 DGND
10 ST
9
STQ
TZA3034T图2引脚配置。
TZA3034TT图3引脚配置。
1999年11月3日
3
飞利浦半导体
产品speci fi cation
SDH / SONET STM1 / OC3 postampli连接器
钉扎
针
PAD
SYMBOL TZA3034T
TYPE
(1)
TZA3034U
TZA3034TT
子
TEST
AGND
DIN
DINQ
V
CCA
CF
1
2
3
4
5
6
7
1, 14
2, 10, 15,
21, 26
3, 4, 6, 9
7
8
11, 12
13
S
S
I
I
S
A
描述
TZA3034
基脚;必须在相同的电位销AGND
只为测试的目的;在应用程序中，以保持打开
模拟地;必须在相同的电位销DGND
差分输入;补充针DINQ ;直流偏置电平被设定
内部以大约2.1 V
差分输入;补充针DIN ;直流偏置电平被设定
内部以大约2.1 V
模拟电源电压;必须在相同的电位引线V
CCD
输入电容器的连接设置电平检测器的时间常数
输入滤波器（可选）;该电容应连接之间
V
CCA
和引脚CF
PECL兼容的输入;控制所述输出缓冲器
引脚DOUT和DOUTQ ;当一个低电平信号被加载时，输出
缓冲器将按照输入信号的装置;当一个高电平信号时，所述
输出缓冲器将分别锁存到LOW和HIGH的状态;
当没有连接，管脚JAM积极拉低
PECL兼容的输入信号电平检测器的状态的输出;
当输入信号低于用户设定的阈值电平，
该输出为高电平;补充引脚ST
PECL兼容的输入信号电平检测器的状态的输出;
当输入信号低于用户设定的阈值电平，
该输出为低电平;补充引脚思特奇
数字地;必须在相同的电位销AGND
PECL兼容差分输出;该引脚将被强制成
当引脚JAM是HIGH HIGH状态;补充DOUT引脚
PECL兼容差分输出;该引脚将被强制成
当引脚JAM是高低的状况;补充
销DOUTQ
数字电源电压;必须在相同的电势为V
CCA
带隙参考电压;典型值是1.2 V ;内部串联
1 kΩ电阻
输入信号电平检测器的阈值设置;标称直流电压是
V
CCA
1.5 V ;阈值是通过连接一个外部电阻器来设定
V之间
CCA
和RSET引脚或通过迫使电流流入引脚RSET ;
此电阻器的默认值是180千欧其对应于
大约4毫伏（页）的差分输入信号
没有连接
果酱
8
16
I
STQ
9
17
O
ST
10
18
O
DGND
DOUTQ
DOUT
11
12
13
19, 20, 22,
25
23
24
S
O
O
V
CCD
V
REF
RSET
14
15
16
27, 28
29
30
S
O
A
北卡罗来纳州
记
5, 31, 32
1.引脚类型缩写： O =输出， I =输入，S =电源和A =模拟功能。
1999年11月3日
4
飞利浦半导体
产品speci fi cation
SDH / SONET STM1 / OC3 postampli连接器
功能说明
该TZA3034接受高达155 Mb / s的SDH / SONET
数据流，其幅度从2毫伏到1.5V（页）
单端。该输入信号将被放大并不限
对差分PECL输出电平（见图1） 。
输入缓冲器A1呈现的阻抗
约4.5 kΩ到输入端上的数据流
引脚DIN和PIN DINQ 。该输入可以既用于
单端和差分，但差操作
优选用于更好的性能。
因为高增益后置放大器的，非常小的
偏置电压会以这样的方式移动的决定水平
该输入灵敏度急剧下降。因此，一个
DC偏移补偿电路中的实施
TZA3034 ，这使缓冲器A3的输入端，在其切换
点在没有任何输入信号。
的输入信号电平检测来实现，以检查是否
输入信号是上述的用户编程的电平。
这个试验的结果可在PECL输出，
销ST和思特奇。这个标志也可以被用来防止
在PECL输出引脚DOUT和DOUTQ的反应
在没有有效的输入信号的噪声，通过
连接销思特奇引脚JAM 。这保证了数据
将只被发送，当输入信号与噪声的比值
是足够低的误码率的系统操作。
PECL逻辑
为PECL逻辑电平符号定义显示在
Fig.4.
输入偏置
该输入引脚DIN和DINQ ，是在直流偏置
大约2.1 V由内部参考电压发生器
（见图5） 。该TZA3034可以直流耦合，但
AC耦合是优选的。的情况下的直流耦合的，则
驱动源，必须在允许的输入范围内运作
信号范围（ 1.3 V至
CCA
） 。还有一个DC偏移的电压
超过几毫伏应该避免，因为
内部DC偏移补偿电路具有一个有限的
校正范围。
TZA3034
如果使用AC耦合，以消除任何直流兼容性
要求，耦合电容器必须是大
足以通过利息最低的输入频率。
例如， 1 nF的耦合电容与反应
内部4.5 kΩ的输入偏置电阻器，以产生一个低
3
dB
频率为35千赫。这然后将上一极限
连续的脉冲，可以是最大数量
感测到准确的系统的数据速率。电容
宽容和电阻的变化必须包括一个
精确的计算。
直流偏移补偿
控制回路连接缓冲A3的输入之间
和放大器A1 （参照图1）将保持缓冲器A3的输入
于在没有任何输入信号，其触发点。
因为有源偏置补偿这是
集成在TZA3034 ，没有外部的电容器是
所需。环路时间常数确定的下
放大器链，其被设定为截止频率
大约850赫兹。
输入信号电平检测
该TZA3034允许用户可编程的输入信号
电平检测，并可以自动禁用开关
的PECL输出，如果输入信号低于设定
门槛。这防止了输出从反应以噪声
在不存在有效的输入信号，并保证了数据
将只被发送时的信号 - 噪声比
输入信号是足够低的误码率的系统
操作。互补PECL标志（销ST和STQ ）
表示输入信号是否高于或低于
编程的阈值电平。
输入信号被放大，并作为前整流
相比于一个可编程的阈值的参考。过滤器
包括防止噪音尖峰触发水平
探测器。该过滤器的标称1
s
时间常数和
额外的过滤可以通过使用外部来实现
V之间的电容
CCA
和引脚CF （内部驱动
标称阻抗为25 kΩ的） 。所得到的信号是
然后相比于阈值电流通过针RSET 。
该电流可以通过连接一个外部电阻器来设置
V之间
CCA
和销RSET ，或通过迫使电流进入
RSET引脚（见图6） 。
1999年11月3日
5
QQ：2880707522 复制
