TSI-8
8K x 8K的时间时隙交换器
硬件设计指南,修订版1
2005年11月2日
目录
目录
页面
目录
页面
1前言................................................ .............. 1
1.1相关文件.......................................... 1
2说明................................................ ............... 1
2.1框图和高层接口
定义................................................. ......... 1
3球信息............................................... ......... 3
3.1球图............................................... ...... 3
3.2包装球分配............................... 4
3.3球类型............................................... .......... 8
3.4球的定义............................................... 8 ...
4绝对最大额定值................................... 11
4.1注意事项..................................... 11
4.2 ESD容差............................................... 11
4.3封装热特性................... 11
4.4推荐工作条件............ 12
5 DC电气特性.................................. 13
6时序图和AC特性............... 14
7大纲图............................................... .... 24
8订购信息.............................................. 25
9更改历史记录............................................... ....... 25
图6-13 。典型的有8.192 CHI接收时序
Mb / s的数据和8.192 MHz的CHICLK ..... 20
图6-14 。 CHI传输时序与8.192 Mb / s的
数据和8.192 MHz的CHICLK ................. 20
图6-15 。 CHI三态输出控制................... 21
图6-16 。微处理器端口Timing-
读周期............................................. 22
图6-17 。微处理器端口Timing-
写周期............................................. 23
表
页面
科幻居雷什
页面
图2-1 。框图和高层接口
定义................................................. 1 ..
图3-1 。包图(俯视图) ................... 3
图6-1 。 CHICLK时序规范................ 14
图6-2 。 MPUCLK时序规范.............. 14
图6-3 。 AC时序规范........................... 15
图6-4 。 CHI接口时序............................... 15
图6-5 。典型的有16.384接收时序CHI
Mb / s的数据和16.384兆赫CHICLK ... 16
图6-6 。 CHI传输时序与16.384兆比特/秒
数据和16.384兆赫CHICLK ............... 16
图6-7 。典型的有8.192 CHI接收时序
Mb / s的数据和16.384兆赫CHICLK ... 17
图6-8 。 CHI传输时序与8.192 Mb / s的
数据和16.384兆赫CHICLK ............... 17
图6-9 。典型的有4.096 CHI接收时序
Mb / s的数据和16.384兆赫CHICLK ... 18
图6-10 。 CHI传输时序与4.096 Mb / s的
数据和16.384兆赫CHICLK ............... 18
图6-11 。典型的有2.048 CHI接收时序
Mb / s的数据和16.384兆赫CHICLK ... 19
图6-12 。 CHI传输时序与2.048兆位/秒
数据和16.384兆赫CHICLK ............... 19
表3-1 。封装球分配的信号名称
为了................................................. .......... 4
表3-2 。包分配球在球号码
订单(顶视图) ......................................... 6
表3-3 。包分配球在球号码
订单(底视图) (续) ................. 7
表3-4 。球型................................................ 8 ...
表3-5 。计时端口................................................ 8 ..
表3-6 。发送和接收集中
公路................................................. 8 ....
表3-7 。控制端口................................................ 9
表3-8 。初始化和测试访问...................... 9
表3-9 。电源球............................................... 10
表4-1 。绝对最大额定值...................... 11
表4-2 。 ESD容差.......................................... 11
表4-3 。功耗................................. 11
表4-4 。工作条件................................ 12
表5-1 。 CMOS输入............................................ 13
表5-2 。 CMOS输出......................................... 13
表5-3 。 CMOS Bidirectionals (不包括
TXD [ 31:00 ] ) ........................................... .... 13
表5-4 。 CMOS Bidirectionals ( TXD [ 31:00 ] ) ........... 13
表6-1 。 CHICLK时序规范.................. 14
表6-2 。 MPUCLK时序规范................ 14
表6-3 。 CMOS输出AC时序规范* 15 ...
表6-4 。 CHI接口时序................................. 15
表6-5 。 CHI三态输出控制....................... 21
表6-6 。微处理器端口Timing-
读周期................................................ 22
表6-7 。微处理器端口Timing-
写Cycle23
表8-1 。订购信息................................. 25
2
杰尔系统公司