特点
PowerPC的
单一的问题整数核心
精确异常模型
广泛的系统开发支持
- 片上观察点和断点
- 程序流跟踪
- 片上仿真（一次）开发接口
高性能（ Dhrystone的2.1 ： 52 MIPS在50MHz ， 3.3V ， 1.3瓦的总功率）
低功耗（ < 241毫瓦，在25 MHz时，内部2.4V ， 3.3V的I / O核心，缓存， MMU的， I / O）
MPC8XX PowerPC的系统接口，包括一个周期中断定时器，总线
监控和实时时钟
单一的问题，嵌入式PowerPC内核（ 32位版本完全兼容
本书PowerPC架构的定义1） 32 × 32位定点寄存器
- 嵌入式PowerPC执行分支折叠，分支预测与
有条件的预取，没有条件执行
- 4K字节的数据缓存和4 KB的指令高速缓存，每一个MMU
- 指令和数据缓存是双向，设置关联，物理地址，
4字线阵，最近最少使用（ LRU ）置换，可锁定网上
粒度
- MMU的有32项TLB ，全关联指令和数据的TLB
- MMU的支持为4 KB ， 16 KB ， 256 KB ， 512 KB和8 MB的多个页面大小;
16虚拟地址空间和8保护组
- 先进的片上仿真调试模式
多达32位数据总线（动态总线宽度为8位和16位）
32条地址线
全静态设计
V
CC
= +3.3V ± 5%
f
最大
= 66 MHz的
军用温度范围： -55°C <牛逼
C
＆ LT ; + 125°C
P
D
= 0.75 W典型，在66兆赫
集成
通讯
处理器
TSPC860
初步
规范
α -网站
描述
该TSPC860的PowerPC四综合通信控制器（电源QUICC
)
是一个多功能的单芯片集成的微处理器和外围组合，可以
在多种控制应用中使用。它特别擅长于通讯
和网络系统。电源QUICC （发音为“快速” ）可谓
作为TS68EN360的基于PowerPC的衍生物（ QUICC
).
在TSPC860的CPU是32位PowerPC实现，采用
存储器管理单元（MMU ）和指令和数据高速缓存。该通讯
在TS68EN360 QUICC阳离子处理器模块（ CPM ）已得到增强，
增加了一个两线接口的（ TWI）与协议，如I兼容
2
C. MOD-
中心提供全方位到高的数字信号处理（ DSP）功能已被添加到所述CPM 。
存储器控制器已经增强，使TSPC860支持任何
内存类型，包括高性能的回忆和新的动态随机
存取存储器（DRAM ） 。整个系统的功能是完成与额外
化支持最多两个插座和一个实时时钟，一个PCMCIA插槽控制器。
PBGA 357
ZQ后缀
牧师2129B - HIREL ， 12月4日
TSPC860 [初步]
主要特点
以下是该TSPC860的重要功能列表：
全静态设计
四大省电模式
357引脚球栅阵列封装（塑料）
32位地址和数据总线
灵活的内存管理
4KB的物理地址，双向，组相联数据缓存
4KB的物理地址，双向，组相联指令缓存
八组内存控制器
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
无缝连接SRAM ， DRAM ， EPROM ， FLASH和其他外围设备
字节写使能和可选的奇偶校验产生
有位掩码32位地址解码
时钟合成器
电源管理
重置控制器
PowerPC的递减器和时基
实时时钟寄存器
周期中断定时器
硬件总线监控器和软件看门狗定时器
IEEE 1149.1 JTAG测试访问端口
嵌入式32位RISC控制器架构的灵活的I / O
接口PowerPC内核通过片内双端口RAM和虚拟
DMA通道控制器
连续模式发送和接收在所有串行通道
串行DMA通道接收和传输的所有串行
频道
I / O和漏极开路功能寄存器
内存内存和内存I / O和虚拟DMA传输功能
系统集成单位
通信处理器模块
3
2129B–HIREL–12/04
四个串行通信控制器
–
支持的协议通过ROM或下载的微码，包括但
不限于，数字部分：
- 以太网/ IEEE 802.3 CS / CDMA
- HDLC / SDLC ，HDLC等公交车
- 苹果通话
- 信令系统＃ 7 （ RAM只是微码）
- 通用异步收发器（ UART ）
- 同步UART
- 二进制同步（双同步）通讯
- 完全透明
- 完全透明与CRC
- 现场总线（ RAM微可选）
- 异步HDLC
- DDCMP
- V.14 （ RAM微可选）
- X.21 （ RAM微可选）
- V.32bis的数据泵过滤器
- 红外线串行红外
- 基础结合SMC通道速率ISDN （ BRI ）
- 一次群速率ISDN （ MH版本）
四个硬件串行通信控制器通道，支持了
协议
两个硬件串行管理通道
- 管理BRI设备的通用电路接口控制器
复用信道
- 低速UART操作
硬件串行外设接口
双线接口（ TWI ）
时隙分配器
端口支持并口接口和芯片至芯片
四个独立的波特率发生器和四个输入时钟引脚用于
提供时钟，以SMC和SCC串行通道
它可以互连的两个32位四路独立的16位定时器
计时器
–
–
–
–
–
–
–
–
4
TSPC860 [初步]
2129B–HIREL–12/04
TSPC860 [初步]
引脚分配
塑料球栅阵列
图2中。
引脚分配：顶视图
W
PD10
PD8
PD3
IRQ7
D0
D4
D1
D2
D3
D5
VDDL
D6
D7
D29
DP2 CLKOUT IPA3
V
PD14
PD13
PD9
PD6
M_Tx_EN IRQ0 D13
D27
D10
D14
D18
D20
D24
D28
DP1
DP3
DP0
N / C VSSSYN1
U
PA0
PA1
PB14 PD15
PC5
PC4
PD4
PD11
PD5
PD7
IRQ1
D8
D23
D17
D11
D9
D16
D15
D19
D22
D21
D25
D26
D31
D30
IPA6
IPA5
IPA0
IPA4
IPA1
IPA2
IPA7
N / C VSSSYN
T
VDDH D12
VDDH
XFC vddsyn
PC6
PA2
PB15
PD12
R
VDDH
WAIT_B WAIT_A
PORESET
KAPWR
P
PA4
PB17
PA3
VDDL
GND
GND
VDDL RSTCONF SRESET XTAL
N
HRESET
TEXP
EXTCLK EXTAL
M
PB19
PA5
PB18
PB16
PA7
PC8
PA6
PC7
MODCK2
BADDR28
BADDR29 VDDL
L
PB22
PC9
PA8
PB20
OP0
AS
OP1 MODCK1
K
PC10
PA9
PB23
PB21
GND
BADDR30 IPB6 ALEA
IRQ4
J
PC11
PB24
PA10
PB25
IPB5
IPB1
IPB2
ALEB
H
VDDL M_MDIO TDI
TCK
M_COL IRQ2
IPB0
IPB7
G
TRST
TMS
TDO
PA11
GND
VDDH
GND
VDDH
BR
IRQ6
IPB4
IPB3
F
PB26
PC12
PA12 VDDL
VDDL
TS
IRQ3 BURST
E
PB27
PC13
PA13
PB29
CS3
BI
BG
BB
D
PB28
PC14
PA14
PC15
A8
N / C
N / C
A15
A19
A25
A18
BSA0 GPLA0
N / C
CS6
CS2 GPLA5 BDIP
茶
C
PB30
PA15
PB31
A3
A9
A12
A16
A20
A24
A26
TSIZ1 BSA1
WE0 GPLA1 GPLA3 CS7
CS0
TA
GPLA4
B
A0
A1
A4
A6
A10
A13
A17
A21
A23
A22
TSIZ0 BSA3 M_CRS WE2 GPLA2 CS5
CE1A
WR
GPLB4
A
A2
19
18
A5
17
A7
16
A11
15
A14
14
A27
13
A29
12
A30
11
A28
10
A31
9
VDDL BSA2
8
7
WE1
6
WE3
5
CS4
4
CE2A
3
CS1
2
1
5
2129B–HIREL–12/04
QQ：2880707522 复制
