特点
超标量（每时钟峰值3条指令）
双16 KB缓存
可选的总线时钟
32位的PowerPC兼容的实现
片上调试支持
小睡，打盹和睡眠省电模式
提供的设备在CERQUAD ， CBGA 255 ， HiTCE CBGA 255和CI- 255 CGA
特点具体到CBGA 255 ， HiTCE CBGA 255和CI- 255 CGA
7.4 SPECint95 ， 6.1 SPECfp95在300兆赫（估计）
P
D
通常情况下= 3.5W （ 266兆赫） ，全部工作条件
分支折叠
64位数据总线（ 32 - bit数据总线选件）
4 - GB的直接寻址范围
流水线式单/双精度浮点单元
IEEE 754兼容FPU
IEEE P 1149-1测试模式（ JTAG / C0P ）
f
INT
最大= 300 MHz的
f
公共汽车
MAX = 75 MHz的
CMOS兼容输入/输出TTL
PowerPC的
603e
RISC
微处理器
家庭
PID7t-603e
TSPC603R
特点具体到CERQUAD
5.6 SPECint95 ， 4 SPECfp95和200兆赫（估计）
P
D
通常情况下= 2.5W （ 200兆赫） ，全部工作条件
1.描述
该PID7t - 603E实现了PowerPC 603E （在603R后更名）是一个
低功耗实现了精简指令集计算机（ RISC ）的微处理器的
处理器PowerPC系列。该603R是引脚对引脚使用PowerPC 603E兼容
而603P的CERQUAD包。该603R实现了32位有效地址，
的8位，16位和32位整数数据类型，以及32位和64位浮点数据类型。
该603R是一款低功耗2.5 / 3.3V的设计，并提供了四个软件可控
省电模式。此装置能够发出的超标量处理器和
退休每个时钟多达三条指令。指令可以在任何被执行
订购了更高的性能，但在603R使得完成顺序出现。
它集成了5执行单元，能够并行地执行五个指令。
在603R芯片提供独立的， 16K字节， 4路组相联， physi-
美云寻址的高速缓存用于接收指令和数据，以及芯片上的指令，并
数据存储器管理单元（MMU ） 。在MMU的包含64项，双向
组相联，数据和指令转换旁视缓冲器，提供支持
需求分页虚拟内存地址转换和可变大小的块传输
分页。该603R具有可选32位或64位数据总线和32位地址总线。该
接口协议允许多个主机通过一个竞争系统资源
中央对外仲裁者。该器件支持单拍和突发数据传输
内存访问，并支持内存映射I / O操作。
牧师5410B - HIREL ， 9月5日
该603R采用了先进的2.5 / 3.3V CMOS工艺技术，并保持全接口
与TTL兼容的设备。它还集成在系统的可测试性和调试功能
通过JTAG边界扫描功能。
2.筛选/质量/包装
该产品的制造，完全符合：
根据Atmel的标准HiTCE CBGA
CI- CGA 255和CERQUAD ： MIL -PRF- 38535级Q或根据爱特梅尔标准
CBGA 255 ： Upscreenings基于爱特梅尔的标准
CBGA ， CI- CGA ， HiTCE套餐：
- 整个军用温度范围（T
C
= -55 ° C，T
j
= +125°C)
工业级温度范围
CERQUAD ：
- 整个军用温度范围（T
C
= -55 ° C，T
c
= +125°C)
工业级温度范围
(T
C
= -40 ° C，T
c
= +110°C)
- 商业温度范围（
T
C
= 0°C,
T
C
= +70°C)
内部I / O电源= 2.5 ± 5 ％ // 3.3V ± 5 ％
摹后缀
CBGA 255
陶瓷球栅阵列
(T
C
= -40 ° C，T
j
= +110°C)
后缀
CERQUAD 240
陶瓷引线芯片载体
腔体向上
GS后缀
CI- CGA 255
陶瓷球栅阵列
用焊料柱插入器（ SCI）的
CERQUAD 240
GH后缀
HiTCE 255
陶瓷球栅阵列
2
TSPC603R
5410B–HIREL–09/05
TSPC603R
3.框图
图3-1 。
框图
取
单位
竣工
单位
调度
单位
支
单位
整
单位
根
REG
单位
根
重
名字
负载/
商店
单位
FP
重
名字
FP
REG
网络文件
FL燕麦
单位
MMU
16K数据缓存
我MMU
16K研究所。缓存
总线接口单元
32B地址
系统总线
64B数据
4.概述
该603R是一款低功耗的实现降低了PowerPC微处理器系列的
指令集计算（ RISC ）微处理器。该603R实现的32位部
PowerPC体系结构，它提供32位有效地址， 8个整数数据类型， 16
和32位，和第32和64位浮点数据类型。对于64位PowerPC microproces-
理器， PowerPC架构提供了64位的整数数据类型， 64位寻址，以及其他
所需的功能，完成64位架构。
该603R提供了四种软件控制的省电模式。三种模式中（午睡，
打瞌睡，和睡眠）是静态的性质，并逐步降低功率耗散的量
由处理器。第四个是一个动态的电源管理模式，导致功能
单元中的603R ，自动进入时的功能单元是空闲的低功率模式
在不影响作战性能，软件执行，或任何外部硬件。
该603R是能够发出和退休多达三个指令的超标量处理器
每个时钟系统蒸发散。指令可以以任何顺序来提高性能来执行，但是，该
603R使得完成显示顺序。
在603E集成了5执行单元：
一个整数单元（ IU ）
一个浮点单元（ FPU ）
一个分支处理单元（ BPU ）
3
5410B–HIREL–09/05
加载/存储单元（ LSU ）
系统寄存器单元（ SRU ）
并行执行五个指令的能力，并且使用简单的指令与快速
执行时间，得到高效率和吞吐量603R为基础的系统。大多数整数
指令在一个时钟周期中执行。 FPU的是流水线这样一个单精度乘加
指令可以被发出的每个时钟周期。
该603R提供了独立的芯片， 16K字节， 4路组相联，物理
解决缓存指令和数据，以及片上指令和数据存储器
管理单元（MMU ） 。在MMU的包含64项，两路组相联，数据和
指令转换后备缓冲器（ DTLB和ITLB ）提供支持
按需分页的虚拟内存地址转换和可变大小的块翻译。该
的TLB和高速缓存的使用最近最少使用（LRU）替换算法。该603R还支持一
端口通过使用两个独立的指令和数据块的块地址转换
地址转换（ IBAT和DBAT ）各4项阵列。有效地址的COM
用块在翻译过程中的BAT阵列中的所有四个条目同时缩减。在
根据PowerPC体系结构中，如果有效地址命中两个TLB和BAT
阵，蝙蝠翻译有优先权。
该603R具有可选32位或64位数据总线和32位地址总线。该603R接口
协议允许多个主机通过一个中央的外部竞争系统资源
仲裁者。该603R提供了支持独家，作案三态一致性协议
田间和无效的缓存状态。这个协议是MESI的一个兼容子集
（修改/独家/共享/无效）四种状态的协议，工作连贯的系统
包含四种状态的缓存。该603R支持单拍和内存突发数据传输
访问，并支持存储器映射I / O操作。
该603R采用了先进的， 0.29微米5-金属层的CMOS工艺技术，并保持
与TTL器件全接口的兼容性。
5.信号说明
图5-1第5页，表10-5
和
表10-6第20页
描述的信号
TSPC603R并指示信号功能。测试信号， TRST ， TMS ， TCK ， TDI和TDO ，
符合子P- 1149.1的测试性IEEE总线标准。
这三个信号LSSD_MODE ， LI_TSTCLK和L2_TSTCLK是工厂使用的测试信号
只和必须上拉至V
DD
对于正常的机器操作。
4
TSPC603R
5410B–HIREL–09/05
TSPC603R
图5-1 。
功能信号组
BR
地址
仲裁
BG
ABB
1
1
1
1
1
1
DBG
DBWO
DBB
数据
归因
地址
开始
TS
1
64
8
DH [ 0-31 ] ， DL [ 0-31 ]
DP[0-7]
DPE
DBDIS
TA
DR TR
茶
INT ， SMI
MCP
CKSTP_IN ， CKSTP_OUT
HRESET ， SRESET
RSRV
QREQ ， QACK
TBEN
TLBISYNC
处理器
状态
中断
CHECKSTOPS
RESET
数据
终止
数据
转让
A[0-31]
地址
公共汽车
AP[0-3]
APE
TT[0-4]
TBST
TSIZ[0-2]
GBL
转让
属性
CI
WT
CSE[0-1]
TC[0-1]
32
4
1
5
1
3
1
1
1
2
2
603r
1
1
1
1
1
2
1
2
2
1
2
1
地址
终止
AACK
ARTRY
1
1
1
5
TRST ， TCK ， TMS ， TDI ， TD0
LSSD_MODE
L1_TSTCLK ， L2_TSTCLK
VDD
OVDD
GND
AVDD
JTAG / COP
接口
LSSD测试
控制
系统时钟
钟
CLK_OUT
PLL_CFG[0-3]
电源
指标
VOLTDETGND
1
1
4
20
1
19
40
1
3
电源
6.详细规格
本说明书描述了一种用于微处理器TSPC603R的具体要求，在
符合MIL -STD - 883 B类或Atmel的标准筛选。
7.适用文件
1. MIL -STD- 883 ：用于电子测试方法和程序
2. MIL -PRF- 38535 ：一般规格的微型
所述微电路是按照适用的文档，并且如本文指定。
5
5410B–HIREL–09/05
QQ：2880707522 复制
