特点
处理器总线频率最高可达66 MHz和83.3 MHz的
64位数据总线和32位地址总线
L2高速缓存控制256字节， 512字节， 1M字节大小
提供支持无论是异步SRAM ，突发SRAM
或流水线突发SRAM
符合PCI规范修订版2.1
PCI接口工作在20 33兆赫， 3.3V / 5.0V兼容
IEEE 1149.1兼容， JTAG边界扫描接口
P
D
马克斯= 1.7瓦（ 66兆赫） ，全部工作条件
小睡，打盹和睡眠模式来减少功耗
完全符合MIL- STD-883标准级Q或根据爱特梅尔标准
Upscreenings基于爱特梅尔标准
整个军用温度范围（ -55°C
≤
T
C
≤
+125°C)
- 工业级温度范围（ -40°C
≤
T
C
≤
+110°C)
V
CC
= 3.3V ± 5%
可在303球CBGA或303球CBGA与焊柱内插（ SCI ）
（ CI - CGA ）封装
PCI桥接器/
内存
调节器
TSPC106
描述
该TSPC106提供了一个集成的，高带宽，高性能， TTL -的COM
一个60倍的处理器之间的兼容的接口，仲（ L2）高速缓存或最多共
四个额外的60倍的处理器，PCI总线和主存储器。
PCI支持允许系统设计人员使用的外设快速设计系统
已专为PCI 。
该TSPC106采用了先进的3.3V的CMOS工艺技术，并保持全
与TTL接口的设备兼容。
该TSPC106通过JTAG bound-集成系统的可测试性和调试功能
元扫描功能。
摹后缀
CBGA 303
陶瓷球栅阵列
GS后缀
CI ± CGA 303
陶瓷球栅阵列
用焊料柱插入器（ SCI）的
牧师2102B - HIREL ， 2月2日
1
图1 。
TSPC106框图
L2高速缓存
接口
L2
内存
接口
内存
电源管理
60X处理器
接口
60X巴士
错误/中断
控制
目标
主
CON组fi guration
注册
PCI接口
PCI总线
实用
描述
该TSPC106提供的PowerPC
与微处理器CHRP兼容桥
在PowerPC微处理器系列和PCI总线。 CHRP是一组规范
它定义了一个统一的个人计算机的体系结构，并带来的综合研华
电源Macintosh的产品关键词
平台和标准的PC环境中都
系统供应商和用户。 PCI支持允许系统设计人员快速设计系
使用外设统已经设计了PCI及其他标准的接口提供
在个人计算机的硬件环境。这些开放的规范，使其
更容易为系统厂商设计能够运行多个操作系统的计算机
系统。该TSPC106集成二级高速缓存控制和高性能
存储器控制器。该TSPC106采用了先进的3.3V CMOS工艺技术
并且与TTL器件完全兼容。
该TSPC106支持可编程接口到各种的PowerPC的microproces-
理器运行在选择总线速度。在60倍地址总线为32位宽;数据总线
为64位宽。该TSPC106的60X处理器接口采用了60X的一个子集
总线协议，支持单拍和突发数据传输。地址和数据
巴士去耦支持流水线的交易。
2
TSPC106
2102B–HIREL–02/02
TSPC106
该TSPC106提供的处理器的60倍以下的配置支持，
二级缓存：
多达四个60x的处理器没有L2高速缓存
单60X处理器以及直接映射，后备L2采用内部高速缓存
在TSPC106的L2高速缓存控制器
多达四个60x的处理器以及一个外部控制的L2高速缓存（例如，摩托罗拉
MPC2604GA集成的L2缓存后备）
的存储器接口控制处理器和PCI相互作用对主存储器和是
能够支持多种配置使用的DRAM ， EDO或SDRAM和
ROM或Flash ROM 。
该TSPC106的PCI接口符合PCI局部总线规范修订版
锡永2.1 ，遵循PCI系统设计指南1.0版的指导方针
主桥结构。 PCI接口连接的处理器和存储器总线
到PCI总线的I / O组件连接。 PCI总线使用一个32位的mul-
tiplexed地址/数据总线加上各种控制和错误信号。
的TSPC106功能，同时作为主机和目标设备的PCI接口。作为
高手， 106支持读写操作的PCI内存空间，在PCI
I / O空间和PCI配置空间。该TSPC106还支持PCI special-
周期和中断命令进行确认。作为目标，在TSPC106支持读
操作和写操作到系统内存。
该TSPC106提供硬件支持四个级别降低功耗的：打盹，小睡，
睡眠和暂停。该TSPC106的设计是完全静态的，可以让内部的逻辑
在所有的省电模式，以保存状态。
3
2102B–HIREL–02/02
TSPC106
网络连接gure 3 。
引脚分配底纹莱伊
意见
NC
无连接
VDD电源正极
VSS
电源地
时钟AVDD电源正（ K9 ）
信号的
引脚
表1中。
TSPC106引脚的303球CBGA封装
信号名称
引脚数
60X处理器接口信号
A[0:31]
AACK
ARTRY
BG0
BG1 （ DIRTY_OUT ）
BG2 （ TWE ）
BG3 （ DCS ）
BR0
BR1 （ DIRTY_IN ）
BR2 （TV）
BR3 （ BA0 ）
CI
DBG0
DBG1 （ TOE ）
DBG2 （ DWE0 ）
DBG3 （ DWE1 ）
DBGLB （ CKE ）
DH [ 0:31 ]
R 2， P 2， N 2， M 2 ，L 2， K 2 ，J5， K4，K5 ，K6， J2， J6 ，J3，J4 ，H3，H4 ，H2
G2 ，F1， E1，E2， F 4 ，E3， D1， C1，C2， B1， C3 ，B2， E4 ，D3， E5
D2
F2
K3
R4
R5
T1
L3
T3
T6
T5
N3
L5
U4
P3
H11
J10
T14 ，R13，R14 ，P13 ，P14， N13 ，U3， W1， V2，W2 ，V3， W3 ，V4 ，W4，
V5 ， W5 ， V6 ， W6 ， V7 ， W7 ， V8 ， W8 ， N8 ， W9 ， V9 ， W10 ， V10 ， W11 ， V11 ，
W12 ， V12 ， W13
U6 ，T7， U7 ，T8 U8， R 8 ，P8， N9 ， P9中， R 9 ， U9 ，T9 ， U10 ，T10， U13 ，T13，
R12， N14 ，M13， T 2 ， U1，U2， V1， U15 ， V16 ， U14 ， W16 ， V15 ，W15 ，
V14 ， W14 ， V13
M3
N4
高
低
低
低
低
低
低
低
低
低
低
低
低
低
低
低
低
高
I / O
I / O
I / O
产量
产量
产量
产量
输入
输入
输入
输入
I / O
产量
产量
产量
产量
产量
I / O
活跃
I / O
DL [ 0:31 ]
高
I / O
GBL
LBCLAIM
低
低
I / O
输入
5
2102B–HIREL–02/02
QQ：2880707522 复制
