添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第71页 > TSC87C52-25CKD
TSC87C52
CMOS 0至33 MHz的可编程的8位微控制器
描述
TEMIC的TSC87C52是高性能CMOS
在80C52 CMOS单芯片8位的EPROM版本
微控制器。
该TSC87C52的全静态设计允许
降低系统的功耗通过使时钟
频率降低到任何值,即使直流,而不丧失
数据。
该TSC87C52保留了与80C52的所有功能
一些增强功能:为8K字节的内部代码存储器
(EPROM) ; 256字节的内部数据存储器(RAM) ;
32个I / O口线; 3个16位定时器与倒计时
和时钟输出能力; 6源, 2级中断
结构;与帧错误全双工串行口
检测;断电标记;和片上振荡器。
该TSC87C52有2个软件可选模式
为进一步降低功耗减少活动
消费。在空闲模式下,CPU被冻结,而
上述RAM,定时器,串行口和中断
系统继续运作。在掉电模式
在RAM中保存的所有其它功能都不起作用。
该TSC87C52使用非挥发性制造
SCMOS过程这使得它能够运行到:
D
D
33 MHz的VCC = 5 V
±
10%.
16 MHz的2.7 V < < VCC 5.5 V.
特点
D
8字节的EPROM
G
G
D
D
D
D
D
D
D
D
改进的快速脉冲编程算法
揭秘ROM被加密
D
D
D
D
D
全静态设计
0.8μ SCMOS非挥发性过程
ONCE模式
增强型钩系统仿真的目的
使用温度范围:
G
G
广告
产业
PDIP40 ( OTP)的
PLCC44 ( OTP)的
PQFP44 ( OTP)的
CQPJ44 (紫外线擦除)
CERDIP40 (紫外线擦除)
256字节的RAM
64 KB的程序存储器空间
64 KB的数据存储空间
32个可编程I / O线
包括加强三个16位定时器/计数器
定时器2
与帧错误可编程串行端口
发现
功率控制模式
2级中断优先级
D
可用的软件包:
G
G
G
G
G
MATRA MHS
版本C - 1997年9月10日
1
初步
TSC87C52
框图
EPROM
图1 TSC87C52框图
2
MATRA MHS
版本C - 1997年9月10日
初步
TSC87C52
引脚配置
P1.1/T2EX
P0.0/AD0
P0.1/AD1
P0.2/AD2
VSS1
P1.1/T2EX
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
P3.0/RxD
P3.1/TxD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P3.6/WR
P3.7/RD
XTAL2
XTAL1
VSS
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
EA / VPP
ALE / PROG
PSEN
P2.7
P2.6
P2.5
P2.4
P2.3
P2.2
P2.1
P2.0
P1.5
P1.6
P1.7
RST
P3.0/RxD
版权所有
P3.1/TxD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
7
8
9
10
11
12
13
14
15
16
17
18 19 20 21 22 23 24 25 26 27 28
P3.6/WR
P2.2/A10
VSS
版权所有
P2.3/A11
P2.4/A12
P3.7/RD
P2.0/A8
P2.1/A9
XTAL2
XTAL1
P1.0/T2
P1.0/T2
1
40
VCC
P1.4
P1.3
P1.2
P0.3/AD3
39
38
37
36
35
6 5 4 3 2 1 44 43 42 41 40
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
版权所有
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
DIP
PLCC / CQPJ
VCC
34
33
32
31
30
29
P1.1/T2EX
P0.0/AD0
P0.1/AD1
P0.2/AD2
44 43 42 41 40 39 38 37 36 35 34
P1.5
P1.6
P1.7
RST
P3.0/RxD
版权所有
P3.1/TxD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
1
2
3
4
5
6
7
8
9
10
11
12 13 14 15 16 17 18 19 20 21 22
P2.3/A11
P2.4/A12
33
32
31
30
29
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
版权所有
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
扁平封装
P0.3/AD3
28
27
26
25
24
23
P1.0/T2
VSS1
XTAL1
P2.0/A8
VCC
P1.4
P1.3
P1.2
图2 TSC87C52引脚配置
请勿将保留引脚。
MATRA MHS
版本C - 1997年9月10日
VSS
版权所有
P2.2/A10
P3.7/RD
P3.6/WR
P2.1/A9
XTAL2
3
初步
TSC87C52
引脚说明
VSS
电路地电位。
VSS1
二次接地(而不是在DIP ) 。提供以减少地面反弹,提高了扯皮电源。
注:该引脚是不能代替的VSS引脚。连接不正常运行所必需。
VCC
在正常,空闲和掉电操作电源电压。
端口0
P0口是一个8位漏极开路双向I / O口。 P0口具有1的写信给他们自由浮动,并在该状态下可以
作为高阻抗输入。
P0口也是在向外部程序和数据存储器的访问多路复用低位地址和数据总线。
在这种应用中,它使用强大的内部上拉电阻发光1级的时候。
P0口可驱动8个LS TTL输入。
端口0是在EPROM编程和程序验证作为数据总线。
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。 P1口具有1的写入它们的拉高
由内部上拉,并在该状态下可以作为输入。作为输入使用时, P1口被外部拉低
时将输出电流( IIL ,在DC参数部分),因为内部上拉电阻的。
端口1可以吸入/源的三LS TTL输入。它可以驱动CMOS输入,无需外部上拉电阻。
端口1也可以用以下特殊功能TSC87C52的功能如下:
端口引脚
P1.0
P1.1
备用功能
T2 (外部计数输入到定时器/计数器2 ) ,时钟输出
T2EX (定时器/计数器2捕捉/重装触发和方向控制)
端口1接收期间EPROM编程和程序验证的低位地址字节。
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。 P2口具有1的写入它们的拉高
通过内部电阻,并在该状态下,可作为输入。作为输入使用时, P2口被外部拉低
时将输出电流( IIL ,在DC参数部分),因为内部上拉电阻的。
端口2在从外部程序存储器取指期间访问外部发出的高位地址字节
使用16位地址( MOVX @ DPTR )数据存储器。在这种应用中,它使用强大的内部上拉时
发光1的。期间,使用8位地址( MOVX @Ri )外部数据存储器访问,端口2发出的内容
的P2特殊功能寄存器。
端口2可以吸入/源的三LS TTL输入。它可以驱动CMOS输入,无需外部上拉电阻。
有些P2口接收高位地址位和控制信号在EPROM编程和程序
VERI网络阳离子。
端口3
端口3是一个8位双向I / O和内部上拉电阻的端口。 P3口具有1的写入它们的拉高
由内部上拉,并在该状态下可以作为输入。作为输入使用时,端口3引脚被外部拉低
时将输出电流( IIL ,在DC参数部分),因为上拉的。
4
MATRA MHS
版本C - 1997年9月10日
初步
TSC87C52
端口3也可以用做其他不同的特殊功能TEMIC的C51系列的功能,如下所示:
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
备用功能
RXD (串行输入端口)
TXD (串行输出端口)
INT0 (外部中断0 )
INT1 (外部中断1 )
T0 (定时器0外部输入)
T1(定时器1外部输入)
WR (外部数据存储器写选通)
RD (外部数据存储器读选通)
端口3可吸收/源的三LS TTL输入。它可以驱动CMOS输入,无需外部上拉电阻。
一些端口3引脚在EPROM编程和程序验证接收控制信号。
RST
振荡器运行时的高级别该引脚上出现两个机器周期复位设备。内部下拉
电阻器允许仅使用连接到V电容上电复位
CC
。端口引脚将被驱动为复位
当最小VIH1电压被施加振荡器是否启动与否(异步复位)状态。
ALE / PROG
地址锁存使能输出,在访问外部存储器锁存地址的低字节。 ALE是
如同在1/6的恒定速率将振荡器频率除了在外部数据用于此目的激活
此时,ALE脉冲将会跳过存储器的访问。
ALE可以吸入/源8 LS TTL输入。它可以驱动CMOS输入,无需外部上拉电阻。
如果需要,可降低EMI , ALE操作可以通过设置SFR位置8EH ( MSCON )的位0禁止。与此
位置,该引脚被微弱拉高。然而, ALE MOVX , MOVC指令和外部过程中保持活跃
读取。设置ALE禁止位没有任何影响,如果微控制器处于外部执行模式( EA = 0 ) 。
纵观本手册中, ALE将参照出来的ALE / PROG引脚的信号,
引脚将被称为ALE / PROG引脚。
PSEN
程序存储使能输出的读选通外部程序存储器。 PSEN被激活每一台机器的两倍
在从外部程序存储器取指周期。 (但是,在执行外部程序存储器的时候了,二
PSEN的激活过程中每次访问外部数据存储器)被跳过。 PSEN取过程中未激活
从内部程序存储器。 PSEN可以吸入/源8 LS TTL输入。它可以驱动CMOS输入,无需外部
上拉。
EA / VPP
外部访问启用。 EA必须以使设备能够获取从外部程序代码被绑定到VSS
内存位置0000h到FFFFH 。但是请注意,如果有任何安全位编程, EA将内部
锁存复位。
EA应绑在VCC内部程序的执行。
该引脚也接收期间EPROM编程的编程电压( VPP ) 。
XTAL1
输入到反相放大器构成的振荡器。接收外部振荡器信号,当外部
振荡器。
XTAL2
输出由反相放大器构成的振荡器。该引脚应悬空时外部振荡器
被使用。
MATRA MHS
版本C - 1997年9月10日
5
初步
查看更多TSC87C52-25CKDPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    TSC87C52-25CKD
    -
    -
    -
    -
    终端采购配单精选

查询更多TSC87C52-25CKD供应信息

深圳市碧威特网络技术有限公司
 复制成功!