【特点超标IEEE浮点处理器片外的哈佛架构最大化的信号处理性能50纳秒， 20 MIPS指令速率，单周】,IC型号TSC21020F-20MB,TSC21020F-20MB PDF资料,TSC21020F-20MB经销商,ic,电子元器件-51电子网

特点

超标IEEE浮点处理器

片外的哈佛架构最大化的信号处理性能

50纳秒， 20 MIPS指令速率，单周期执行

60 MFLOPS峰值， 40 MFLOPS持续性能

1024点复数FFT基准： 0.975毫秒

除（ Y / X ）： 300纳秒

平方根的倒数（ 1 / / X ）： 450纳秒

32位单精度和40位扩展精度IEEE浮点数据

格式

32位定点格式，整数和分数， 80位累加器

IEEE异常中断异常处理

三个独立的计算单元：乘法器， ALU和桶式移位器

双数据地址发生器与间接，即时，模和位反转

寻址模式

两片外存储器传输的并行取指和指令单周期

乘法和ALU操作

乘用加减法的FFT蝶形运算

高效的程序序列与零开销循环：单循环回路设置

单周期寄存器文件上下文切换

23ns外部RAM访问时间零等待状态， 40 ns的指令执行

JTAG IEEE 1149.1标准测试访问端口和片上仿真电路

223 CPGA包面包板

256多层四方扁平封装，平面信息，为飞行模式

与ADI公司的ADSP- 21020完全兼容

闭锁免疫

总剂量比100拉德（SI ）

SEU免疫能力优于50兆电子伏/毫克/平方厘米

对于25 MHz规范

(1)

1.联系爱特梅尔的可用性。

弧度。宽容

四十零分之三十二位IEEE

浮点

DSP

TSC21020F

注意：

介绍

爱特梅尔公司是生产制造的ADI公司的耐辐射ADSP-版

21020四十分之三十二位浮点DSP 。

该产品是引脚和代码与ADI公司的产品兼容，使得系统的开发

彪直线前进和成本效益，利用现有的开发工具和

算法。

注意事项：

1.设计采用专利的INPG - CNRS丹尼斯BESSOT /拉乌尔VELAZCO

2.产品来自Analog Devices Inc.许可

牧师4153E - AERO - 6月2日

功能框图

TSC21020F

4153E–AERO–06/02

TSC21020F

概述

该TSC21020F是数字信号的单芯片IEEE浮点处理器优化

处理应用

(1)

。它的架构类似于ADI公司的ADSP-的

2100家定点DSP处理器。

制作高速，低功率和耐辐射的CMOS工艺中，

TSC21020F具有50ns的指令周期时间。用高性能的芯片上的指令

灰缓存， TSC21020F可以在单个周期内执行每个指令。

该TSC21020F特点：

独立并行

计算单位

运算/逻辑单元（ALU），乘法器和移位器执行单周期指令。

该单元结构上平行排列，从而最大限度地计算吞吐量。

一个单一的多功能指令执行的并行ALU和乘法器操作。这些

计算单元支持IEEE 32位单精度浮点，扩展精密度

锡安40位浮点和32位定点数据格式。

通用数据寄存器文件用于computa-之间传输数据

化单元和数据总线，以及用于存储中间结果。这10端口（ 16

寄存器）寄存器文件，结合TSC21020F的哈佛结构，使

计算单元的存储器之间和片外无约束数据流。

该TSC21020F使用的数据存储器存储在一个改进的哈佛结构

数据和程序存储器存储指令和数据。由于其独立的

程序和数据存储器总线和片上高速缓存的指令，处理器可以

从数据存储器中同时取操作数，从程序存储器操作数，

并从缓存的指令时，都在一个单一周期。

由TSC21020F寻址外部存储设备是通过片上促进

的高位地址线译码产生存储体选择信号。另

也产生了简化的解决了页面模式的DRAM控制线。该

TSC21020F提供可编程存储器的等待状态，而外部存储器

承认控件，能够连接到可变存取时间的外围设备。

该TSC21020F包括一个高性能的指令高速缓存，使三总线

操作为取指令和两个数据值。缓存是有选择性的只-的

说明其获取与程序存储器中的数据访问冲突被缓存。

这允许全速执行核心的，环状的操作，如数字滤波器乘法

积累和FFT蝶形处理。

该TSC21020F提供硬件来实现循环缓冲区在内存中，这是

在数字滤波器和傅里叶变换的共同实现。它可以处理地址

指针环绕，减少开销（从而提高性能）和simplify-

荷兰国际集团实施。循环缓冲器可以开始和结束处的任何位置。

该TSC21020F的48位指令字适应各种并行操作的

系统蒸发散，为简洁的编程。例如， TSC21020F可以有条件地执行

一个乘法，一个附加，减法和分支在单个指令。

数据寄存器文件

单周期取的

指导和两

操作数

存储器接口

指令缓存

硬件的通知

缓冲器

灵活的指令集

注意：

这是ADI公司的ADSP- 21020完全兼容

4153E–AERO–06/02

开发系统

该TSC21020F支持与一套完整的软件和硬件开发

换货来自Analog Devices的工具。从ADSP- 21000系列开发系统

ADI公司包括开发软件，评估板和一个电路

仿真器。

创建重定位， COFF （通用对象文件格式）的目标文件，从ADSP- 21xxx

汇编源代码。它接受标准C预处理器指令的条件

组装和宏处理。在ADSP- 21xxx组件的代数语法

语言便于编码和DSP算法调试。

分别组装目标文件和库文件的链接器的进程创建一个赎罪

GLE可执行程序。它分配的内存位置到代码并按照数据

与描述的存储器和I / O配置的用户定义的架构文件

目标系统。图书馆员允许您将经常使用的对象文件合并成一个

可以与你的主程序链接一个库文件。

该模拟器进行互动，指令级的ADSP- 21xxx模拟代码

内由系统架构文件中所描述的硬件配置。它的标志违法

操作，并支持完整的符号拆卸。它提供了一种易于使用的，窗口

取向，图形用户界面，是相同的所使用的ADSP- 21020所述一个

EZ -ICE仿真器。命令从下拉菜单用鼠标访问。

格式的可执行文件转换成可以与行业标准的PROM中使用的文件

程序员。

C编译器符合ANSI规范。它需要的优点

TSC21020F的高级语言的建筑特色，并结合优化

算法以加快代码的执行。它包括一个广泛的运行时库

拥有超过100个标准和DSP的特定功能。

一个全功能的C源代码级调试器与仿真器或EZ -ICE工作EMULA-

TOR允许调试汇编源， C源，或混合汇编和C.

支持ANSI标准（ X3J11.1 ）数值c以通过数字 Exten-定义

sions集团。编译器接受包含数值C扩展的C源输入

为阵列选择，矢量数学运算，复杂的数据类型，圆形的指针，

可变尺寸的数组，并输出ADSP- 21xxx汇编语言源代码

代码。

在EZ -LAB评估板是一种通用的，独立的TSC21020F系统

包括程序存储器的32K字和数据存储器的32K字以及

模拟I / O 。一台电脑的RS - 232的下载路径使用户能够下载并运行亲

克直接在EZ -LAB 。此外，它也可以在与EZ -ICE配合使用

仿真器提供了强大的软件调试环境。

该仿真器提供了一个基于PC的开发系统设计

环境，允许非侵入式访问TSC21020F的内部寄存器

通过处理器的5引脚JTAG测试访问端口。这种利用片上仿真

电路能够在任何目标可靠，全速性能。该仿真器使用

相同的图形用户界面的ADSP- 21020模拟器，允许一个简单的跃迁

汇编

链接器/库

模拟器

PROM分配器

C编译器和运行时

图书馆

C源代码级

调试器

数值C编译器

ADSP- 21020 EZ -LAB

评估板

ADSP- 21020 EZ -ICE

仿真器

TSC21020F

4153E–AERO–06/02

TSC21020F

化，从软件到硬件的调试。（请参阅使用"Target系统要求

EZ -ICE Emulator" 27页）

EZ -LAB和EZ -ICE登记ADI公司的商标。

附加信息

该数据手册提供的TSC21020F功能的概述。有关其他

在处理器的体系结构和指令集的信息，请参考ADSP-

21020用户手册。对于开发系统和编程参考信息

化，指的是ADSP- 21000系列开发软件手册和ADSP-

21020程序员快速参考。

4153E–AERO–06/02