【TSB83AA23www.ti.comwww.ti.comSLLS787 - 2007年8月IEEE】,IC型号TSB83AA23ZAY,TSB83AA23ZAY PDF资料,TSB83AA23ZAY经销商,ic,电子元器件-51电子网

TSB83AA23

www.ti.com

SLLS787 - 2007年8月

IEEE标准1394B -2002 PHY和OHCI Link设备

特点

故障保护电路检测的突然消失

电源设备和禁用端口来

确保TSB83AA23不加载

对任何连接的设备和块TPBIAS

任何泄漏从港口回力

飞机

IEEE标准1394A -2000兼容

传入偏置共模噪声滤波器

检测电路来滤除串扰噪声

端口可编程强制IEEE标准

1394A -2000模式，从而允许使用IEEE标准

1394A -2000连接器（ IEEE标准1394B -2002

信号不能被跨IEEE标准将

1394A -2000连接器或电缆）

3.3 V和5 V PCI信号环境

串行总线的数据传输速率100 Mbps的200 Mbps的，

400 Mbps的，和800 Mbps的

最多三个物理写入发帖

优秀的交易

串行ROM或引导ROM接口支持

2线串行EEPROM器件

33 - MHz的/ 32位PCI接口

多功能终端（ MFUNC端子1 ）：

- PCI_CLKRUN协议每

PCI手机

设计指南

通用I / O （ GPIO ）

- CYCLEIN / CYCLEOUT外部循环

定时器控制的定制

同步

PCI突发传输和深的FIFO

容忍大型主机延时

- 发送FIFO ，异步5K

- 发送FIFO -2K同步

- 接收FIFO ，异步2K

- 接收FIFO -2K同步

D0，D1， D2和D3电源状态和PME

每个事件

PCI总线电源管理

接口特定网络阳离子

可编程异步发送

门槛

同步接收双缓冲模式

完全支持IEEE标准的规定

1394B -2002修订版1.33+ 1千兆位

信令速率

完全支持IEEE标准的规定

1394A -2000和IEEE标准1394-1995的

高性能串行总线

完全兼容Firewire ， i.LINK ，

IEEE标准1394和SB1394实现

提供了三种完全向后兼容，

（ IEEE标准1394 -2000完全兼容）

双语IEEE标准1394B -2002电缆端口处

每秒高达800兆比特（Mbps）的

全IEEE标准1394 -2000支持包括：

- 连接防抖动

- 仲裁短复位

- 多速级联

- 仲裁加速

- 飞通过串联

- 端口禁用/暂停/恢复

延长恢复信号的兼容性

与传统的数字视频（ DV ）设备

省电功能，以节约能源的

电池供电应用

低功耗休眠模式

完全符合开放式主机控制器

接口（OHCI ）要求

电力线缆存在监测

电缆端口监视线路条件主动

连接到远程节点

寄存器位给出了软件控制

竞争者位，电源位级，链路活动

控制位和IEEE标准1394 -2000产品特点

能够与其他1394物理层

（物理层）使用1.8 V， 3.3 V和5 V电源

低抖动，外部晶体振荡器提供

传输和100/200/400/800接收数据

Mbps和链路层控制（ LLC）在时钟

49.152兆赫和98.304兆赫

独立的偏置（ TPBIAS ）为每个端口

软件设备复位（ SWR ）

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

FireWire是苹果电脑公司的商标。

i.LINK是索尼株式会社TA Sony Corporation的商标。

2007 ，德州仪器

TSB83AA23

SLLS787 - 2007年8月

www.ti.com

外的顺序流水线异步

发送请求

最初的带宽，并提供

最初的通道，可用的寄存器

数字视频和音频性能

增强

描述

该TSB83AA23是一个集成的IEEE标准1394B -2002链路层控制器（ LLC）的设计和物理层

（ PHY）的设计合并在单个封装来满足当今的1394总线的苛刻要求

应用程序。该TSB83AA23设备能够出色的800 - Mbps的性能;因此，提供了

吞吐量和带宽的PCI和1394总线之间的有效和快速地移动数据。该

TSB83AA23器件还提供了出色的超低功耗模式和智能电源管理

的能力。该装置提供了IEEE 1394 LLC功能和物理层功能，并与兼容

100 - Mbps的200 - Mbps的400 Mbps的，和800 - Mbps的串行总线的数据传输速率。

该TSB83AA23操作为33兆赫/ 32位PCI局部总线和IEEE标准1394 -2000或之间的界面

IEEE标准1394B -2002串行总线接口。它能够支持的串行数据速率98.304 ， 196.608 ，

393.216 ， 491.52 ，或786.432 Mbps的（简称为S100 ，S200 ， S400中， S400B ，或S800的速度，分别地）。

当作为PCI总线主控作用，在TSB83AA23设备能够多个数据高速缓存行暴，哪

在132M字节/秒连接到内存控制器后，可以传输32位传输。

由于TSB83AA23装置的高通量的潜力，它可能会遇到大的PCI和遗留

1394总线的延迟，这可能导致在1394数据被溢出。为了克服这个潜在的问题，该

TSB83AA23实现深发送和接收FIFO缓冲1394的数据，从而，防止可能

问题是由于公交车等待时间。这也确保了该设备可以发送和接收的持续

最大尺寸的同步或异步数据有效载荷为S800 。

该TSB83AA23有限责任公司部分实现了其他性能增强，以提高整体性能

的装置，例如用于增强SBP-2的性能，物理交写入一个高度调整的物理数据路径

缓冲器，多个同步环境，以及先进的内部仲裁。

该TSB83AA23有限责任公司部分还实现了硬件改进，以更好地支持数字视频（ DV ）和

MPEG数据流的接收和发送。这些增强功能通过同步启用

接收数字视频增强注册德州仪器扩展偏移A80H 。这些增强功能包括：自动

时间戳插入用于传输DV和MPEG格式的数据流，和公共同步数据包（ CIP）的

剥头对收到的DV流。

1998年规格：本CIP格式是由IEC 61883-1定义。这些增强的同步数据

上下文被实现为用于对两个DV和音频/视频同步的时间标记的硬件支持

CIP格式。该TSB83AA23设备支持同步时间戳字段的修改，以确保

通过软件插入的值不是陈旧的 - 即，小于当前周期定时器在分组是

传输。

该TSB83AA23的性能和增强的吞吐量，使其成为今天的1394 PC市场的最佳选择;

然而，便携，移动，甚至台式电脑的电源管理方案仍需要设备

用越来越少的功率，以及TI的1394系列产品继续提供最低的功耗，提高了吧

1394设备在同行业中。该TSB83AA23设备代表了TI致力于在未来的演变，以满足

对功耗敏感的应用的挑战。该TSB83AA23器件具有超低运行功率要求

和智能电源管理功能，允许它以节省电源自动根据设备上

用法。该TSB83AA23 LLC部完全支持D0，D1， D2和D3

热/冷

电源状态，如在指定的

2001年的PC设计指南

要求和

PCI电源管理规范。

PME唤醒事件的支持

受操作系统支持和实施。

所要求的

1394开放式主机控制器接口规范

（ OHCI）和IEEE标准1394A -2000 ，内部

控制寄存器是存储器映射和nonprefetchable 。 PCI配置头通过访问

所指定的配置周期

PCI本地总线规范，

并提供插件和播放（ PNP）

兼容性。此外， TSB83AA23 LLC部分完全符合最新的

PCI局部总线

规格， PCI总线电源管理接口规范，

IEEE标准1394B -2002 ， IEEE标准1394A -2000 ，

和

1394开放式主机控制器接口规范。

提交文档反馈

产品文件夹链接（ S）：

TSB83AA23

2007 ，德州仪器

TSB83AA23

www.ti.com

SLLS787 - 2007年8月

该TSB83AA23 PHY部分提供了实现所需要的数字和模拟收发器功能

在一个基于电缆的IEEE1394网络的三端口结。每根电缆的端口包括两个差分线

收发器。该收发器电路，包括根据需要来确定监测的线路条件

连接状态，初始化和仲裁，并为数据包的接收和发送。

该TSB83AA23由多个电源电压， 3.3 V电源， I / O和LLC部分，核心供电

电压供给对PHY部。核心电压电源被提供给PLLVDD_CORE和

按照推荐的工作条件的要求DVDD_CORE终端。该

PLLVDD_CORE终端必须从DVDD_CORE终端，所述PLLVDD_CORE终端分离

分别分离以1μF和较小的去耦电容，并在DVDD_CORE端子

去耦用1μF和较小的去耦电容。 DVDD_CORE和之间的分离

PLLVDD_CORE可通过单独的电源导轨来实现，或者由单个电源轨，其中该

DVDD_CORE和PLLVDD_CORE由滤波器的网络分开，以将噪音从PLLVDD_CORE

供应量。此外， REG_EN必须被拉低，以便为有限责任公司部分内部稳压器。如果

REG_EN不拉低时，一个1.8 V电源轨必须被施加到REG18引脚。

该TSB83AA23需要一个外部98.304 MHz的晶体振荡器来生成参考时钟。外部

时钟驱动一个内部锁相环（PLL），其产生所需的基准信号。该参考

信号提供了控制出站编码信息传输的时钟信号。掉电

（PD）的功能，当通过断言PD端子高使能时，停止PLL的操作。

数据比特以通过电缆端口被内部锁存被传输，组合串联，编码，和

在98.304 ， 196.608 ， 393.216 ， 491.52 ，或983.04 Mbps的（简称为S100 ，S200 ， S400中， S400B ，或者发送

S800的速度，分别）作为出站信息流。

以确保TSB83AA23符合IEEE标准的1394b -2002标准中， BMODE终端必须

断言。

注意：

该BMODE终端不选择操作的电缆接口模式。该

BMODE终端选择内部PHY部分， LLC部分接口模式

动作，并影响电缆上的仲裁模式。 BMODE必须拉高

在正常操作期间。

电缆接口可以按照任意的IEEE标准1394A -2000协议或IEEE标准1394B -2002协议上

所有端口。操作模式是通过被连接的端口的接口能力来确定。当

任何端口都连接到一个IEEE标准1394 -2000兼容装置，在该端口上的有线接口

运行在兼容的S100 ， S200 ， S400或速度的IEEE标准1394A -2000数据选通模式。当一个

双语端口连接到一个IEEE标准1394B -2002兼容节点，在该端口上的电缆接口

每次在S400B或S800速度IEEE标准1394B -2002标准。该TSB83AA23自动确定

正确的网线接口连接方法的双语端口。

操作端口为IEEE标准1394B -2002双语端口，数据选通信号，只为港口码头（或DS0

DS1 ）必须被拉到地通过一个1kΩ电阻。该端口必须在IEEE标准1394B -2002操作

当一个IEEE标准1394B -2002双语或IEEE标准1394B -2002测试版仅连接器是双语模式

连接到该端口。操作端口为IEEE标准1394 -2000专用端口，数据选通仅终端

（ DS0或DS1 ）必须拉至3.3 V V

通过一个1kΩ电阻。该端口必须强制的唯一一次

数据选通的唯一模式是当该端口被连接到一个IEEE标准1394 -2000连接器（或者6针，这是

建议，或4针）。提供这种模式，以确保IEEE标准的1394b -2002的信号不会发送

整个IEEE标准1394 -2000电缆。

在分组接收时，串行数据位被由PHY部分分成2-，4-，或8位并行数据流和

发送到链路层控制器（LLC）部分。所接收的数据也被发送（重复）的其他

连接和有源电缆端口。

无论是双绞线A（ TPA ）和双绞线B（城规会）网线接口集成差分比较器

初始化和仲裁过程中，当连接到一个IEEE标准来监视线路状态

1394A -2000兼容的设备。这些比较器的输出被使用的内部逻辑，以确定

仲裁状态。所述TPA信道监视输入电缆的共模电压。此值

共模电压在IEEE标准1394 -2000模式的仲裁使用，并设置下一个的速度

数据包传输。此外， TPB信道监视对输入电缆的共模电压

TPB对用于远程提供双绞线偏压（ TPBIAS ）电压的存在。

2007 ，德州仪器

提交文档反馈

产品文件夹链接（ S）：

TSB83AA23

TSB83AA23

SLLS787 - 2007年8月

www.ti.com

当连接到一个IEEE标准1394 -2000兼容节点，在TSB83AA23 PHY部分提供了一个1.86 -V

额定偏置电压为端口终止TPBIAS终端。该PHY部分包含三个独立的

TPBIAS电路（每个端口一个）。这个偏置电压，当通过由遥控接收器中的电缆所示，表示

活动连接的存在。该偏置电压源必须由外部滤波电容稳定

μF.

在TSB83AA23 PHY部分线路驱动器的设计与外部112 Ω的终端电阻工作

网络匹配110 Ω电缆的阻抗。一个终端网络，需要在一个双绞线的每一端

电缆。每一个网络是由一对串联连接的56 - Ω的电阻器。所述对的中点

被连接到所述的TPA端子电阻器被连接到其对应的TPBIAS电压端子。该

该对直接连接到TPB终端电阻的中点耦合到地，通过一个

并联RC网络，以5 kΩ和270 pF的推荐值。外部线路端接的值

电阻器进行选择，以满足该标准规格并联连接的内部接收器时

电路。连接在R0和R1端之间的精密外部电阻设定驱动器输出电流，

连同其他内部工作电流。

当TSB83AA23的电源是关闭的，而双绞线电缆连接时， TSB83AA23

发射器和接收器电路本电缆高阻信号，这并不在加载设备

该电缆的另一端。

当TSB83AA23的PHY部分被用于在没有一个端口的一个或多个带出到连接器，该

的未使用的端口的双绞线终端必须终止进行可靠操作。对于每一个未使用的端口时，

端口必须强制为IEEE标准1394 -2000 - only模式（数据选通-only模式），在此之后， TPB +和

TPB-终端可以连在一起，然后拉至地面;或TPB +和TPB-终端可

连接到所建议的正常终止的网络。未使用的端口的TPA +和TPA-终端可以

悬空。该TPBIAS终端可以通过一个1 μF电容连接到地或左

悬空。

该TESTM ， TESTW ，SE和SM端子用于设置各种制造的测试条件。为

正常操作时， TESTM和TESTW终端必须连接到V

通过一个1kΩ电阻。在SE

和SM端子必须连接到地通过一个1kΩ电阻。

三个封装端子被用作输入来设置默认值在三个配置状态位

自ID信息包。它们可以被拉高通过一个1kΩ电阻器或硬连线低的设备装置的功能

设计。的PC0 ， PC1， PC2和终端指示为节点（需要缺省功率级的状态

功率从电缆或将电源提供给所述电缆）的能力。在PHY寄存器组的竞争者位

表示该节点是一个竞争者要么为同步资源管理器（IRM）或总线管理器

（ BM ）。在TSB83AA23 ，该位只能通过写PHY寄存器组进行设置。如果一个节点是成为一个

竞争者IRM或BM ，该节点的软件必须设置在PHY寄存器设置该位。

物理层部分的LPS （链路功率状态）终端工作原理与LKON终端来管理电源

使用中的节点。从LLC部的PHY_LPS信号是用来与LCtrl位，以指示该

在LLC节活动/电源状态。脂多糖信号也会重置，关闭，并初始化PHY部分， LLC

部接口（在PHY部- LLC部界面的状态仅由脂多糖输入控制

不管LCtrl位的状态）。在PHY部的脂多糖终端必须连接到PHY_LPS

在LLC部的正常操作期间终端。

脂多糖输入被认为是不活动的，如果它保持低电平超过LPS_RESET时间（见LPS终端

定义），被认为是积极的，否则。当PHY部检测出的LPS的输入是无效的，该

PHY部- LLC部接口被置于低功率复位状态，其中的CTL和D输出

在逻辑0状态下保持和LREQ输入被忽略;然而， PCLK输出仍然有效。如果LPS

输入保持低电平的时间超过了LPS_DISABLE时间（见LPS终端定义）中， PHY部分， LLC

部接口被放入其中PCLK的输出也被保持处于非活动状态的低功率禁用状态。该

TSB83AA23仍然需要正常的网络运行所需的物理层中继器的功能，而不管

的PHY部- LLC部界面的状态。当接口处于复位或禁用状态，

LPS的输入被再次观察到的活性，所述PHY部分初始化的接口，并返回到正常操作状态。该

PHY部分， LLC部分接口也处于禁用状态时硬件复位举行。当LPS

终端返回到激活状态所感测到的如已进入LPS_DISABLE时间后，该

TSB83AA23发出一个总线复位。这个广播节点的自ID信息包，其中包含已更新的L比特的状态

（物理层部分和有限责任公司部分现在被访问）。

提交文档反馈

产品文件夹链接（ S）：

TSB83AA23

2007 ，德州仪器

TSB83AA23

www.ti.com

SLLS787 - 2007年8月

在PHY部使用LKON终端通知了LLC部上电和被激活。当

激活时，输出LKON信号是一个方波。在PHY部激活LKON输出，当LLC。

部分处于非活动状态和唤醒事件发生。该LLC节被认为是不活动时，无论是LPS

输入无效时，如前面所描述的，或者LCtrl位被清除为0的唤醒事件发生时，一个链路上

物理层的数据包发往该节点接收，或有条件时， PHY中断。该PHY部分

释放了LKON输出时， LLC部分被激活（无论LPS检测为活跃和LCtrl位

设置为1）。当总线复位时，除非PHY中断PHY部分也拉高了LKON输出

条件存在，否则将导致LKON被激活。如果TSB83AA23重新上电和

功率级别是0 4中，PHY部断言LKON约167

μs

或直到两者的LPS是

积极的LCtrl位为1 。

2007 ，德州仪器

提交文档反馈

产品文件夹链接（ S）：

TSB83AA23