【TSB41BA3Dwww.ti.com...............................】,IC型号TSB41BA3DIPFP,TSB41BA3DIPFP PDF资料,TSB41BA3DIPFP经销商,ic,电子元器件-51电子网

TSB41BA3D

www.ti.com

...............................................................................................................................................

SLLS959A - 2008年12月 - 修订2009年3月

IEEE 1394B三端口电缆收发器/仲裁器

特点

数据接口链路层控制器

终端可选择从1394 -2000模式

（ 2/4/8平行位在49.152 MHz）或1394B

模式（八并行位在98.304兆赫）

能够与链路层控制器

采用3.3 V电源

能够与其他1394物理层

（物理层）使用1.8 V， 3.3 V和5 V电源

低成本49.152 MHz的晶振提供

发射和在100/200/400接收数据

Mbps和链路层控制器时钟在

49.152兆赫和98.304兆赫

独立的偏置（ TPBIAS ）为每个端口

低成本，高性能的80 -终端

TQFP （ PFP ）耐热增强型封装

软件设备复位（ SWR ）

故障保护电路检测的突然消失

电源设备和禁用端口来

确保TSB41BA3D不加载

对任何连接的设备的TPBIAS和

阻止任何泄漏的端口返回

电源平面

1394A - 2000标准，共模噪声

对传入的偏置过滤器检测电路来

过滤掉串扰噪声

有线/收发器硬件速度和端口

模式是可选择的终端通过国家

支持连接到CAT5电缆

收发器允许端口被迫

测试版仅400 Mbps的仅200 Mbps的- Only或

100-Mbps-Only

支持连接到S200塑料光纤

光纤收发器所允许的端口是

被迫1394B测试版仅， S200 - Mbps的，只是，

和S100 - Mbps的仅

光信号检测的输入中的所有端口

测试模式可以连接到光

收发器

支持通过使用1394连接器的

允许端口1和2被强迫

1394A -only模式

完全支持的IEEE 1394b -2002的规定

在S100 ， S100B ， S200 ， S200B ， S400和S400B

信令速率（B表示的IEEE 1394b

信令）

完全支持IEEE 1394A -2000的规定

与1394-1995标准

高性能串行总线

完全兼容火线， DTVLink ，

SB1394 ， DishWire和i.LINK

IEEE 1394标准的执行情况

提供了三种完全向后兼容，

（ 1394A -2000完全兼容）双语1394B

电缆端口每秒400兆比特

（ Mbps）的

同样的三个完全向后兼容端口

是1394A -2000完全符合电缆端口处

100/200/400 Mbps的

全1394A -2000支持包括：

- 连接防抖动

- 仲裁短复位

- 多速级联

- 仲裁加速

- 飞通过串联

- 端口禁用/暂停/恢复

- 扩展的恢复信号的

兼容传统的DV设备

省电功能，以节约能源的

电池供电应用

低功耗汽车睡眠模式支持

完全符合开放式主机控制器

接口（OHCI ）要求

电力线缆存在监测

电缆端口监视线路条件主动

连接到远程节点

寄存器位给出了软件控制

竞争者位，电源位级，链路活动

控制位，和1394 -2000产品特点

接口链路层控制器支持

低成本TI总线持有人隔离

2345

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在此数据表的末尾。

使用PowerPad是德州仪器的商标。

FireWire是苹果电脑公司的商标。

i.LINK是索尼株式会社TA Sony Corporation的商标。

所有其他商标均为其各自所有者的财产。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

TSB41BA3D

SLLS959A - 2008年12月 - 修订2009年3月

...............................................................................................................................................

www.ti.com

描述/订购信息

该TSB41BA3D提供了实现三端口节点所需的数字和模拟收发器功能

基于电缆的IEEE1394网络。每根电缆的端口包括两个差分线路收发器。该

收发器包括电路按需要确定连接状态来监视线路状况，对

初始化和仲裁，并为数据包的接收和发送。用的TSB41BA3D接口

链路层控制器（LLC），如TSB82AA2 ， TSB12LV21 ， TSB12LV26 ， TSB12LV32 ， TSB42AA4 ，

TSB42AB4 ， TSB12LV01B或TSB12LV01C 。它也可以通过有线端口连接到一个集成的1394链路+

PHY层如TSB43AB2 。

该TSB41BA3D由单个3.3V电源供电。核心电压电源是由一个内部电压供给

稳压器的PLLVDD -CORE和DVDD -CORE终端。保护锁相环（PLL），从噪声，

该PLLVDD -CORE终端必须从DVDD -CORE端子分别去耦。该

PLLVDD -CORE终端去耦用1μF和更小的去耦电容和DVDD -CORE

端子分别耦与1- μF和较小的去耦电容。器之间的距离

DVDD - CORE和PLLVDD -CORE必须由独立的电源轨或飞机实施。

该TSB41BA3D可以通过双电源供电， 3.3 V电源I / O和内核电压供电。核心

电压供应提供到PLLVDD -CORE和DVDD -CORE终端在规定

推荐工作条件

本数据手册的部分。该PLLVDD -CORE终端必须分开

从DVDD -CORE码头， PLLVDD -CORE终端去耦用1μF和更小的去耦

电容和DVDD -CORE终端分别与去耦1μF和更小的去耦电容。

DVDD -CORE和PLLVDD -CORE之间的分离可通过单独的电源导轨来实现，

或者通过单个电源轨，其中DVDD -CORE和PLLVDD -CORE是由一个滤波器网络分离

将噪音从PLLVDD -CORE电源。

该TSB41BA3D需要一个外部49.152 MHz的晶体以产生参考时钟。外部时钟

驱动一个内部PLL ，它产生所需的基准信号。该参考信号提供时钟

控制的出编码的信息的传输信号。一个49.152 MHz的时钟信号由提供

所述PHY向所述关联的LLC。的两个器件之间的同步，并用于对再同步

符合IEEE 1394 -2000标准操作符合PHY链路接口，当接收到的数据。一

98.304 MHz的时钟信号由PHY到相关LLC。的两个器件之间的同步供给

符合IEEE 1394B -2002标准的操作符合PHY链路接口时。掉电（ PD ）

功能，当通过断言PD端子高使能时，停止PLL的操作。

数据位可以通过电缆端口从LLC 2 ，4或8个并行的路径被接收到的发送

（根据操作所请求的传输速度和PHY链路接口模式）。他们被锁

在内部，结合连续编码，并在98.304 ， 122.78 ， 196.608 ， 245.76 ， 393.216或491.52传播

Mbps的（简称为S100 ， S100B ，S200 ， S200B ， S400 ，或S400B速度，分别）作为出

信息流。

PHY链路接口，可以按照任意的IEEE 1394A -2000协议或IEEE 1394B -2002协议。当

使用1394A -2000 LLC如TSB12LV26的BMODE终端应被撤消。 PHY链路

接口然后按照传统的1394a -2000标准进行操作。当使用1394b的LLC。如

在TSB82AA2的BMODE终端必须置。 PHY链路接口，那么符合1394B -2002

标准。

电缆接口可以按照任意的IEEE 1394A -2000协议的所有端口1394b标准。模式

的操作由端口的接口能力来确定被连接。当任何三个端口的

被连接到1394 -2000兼容装置，在该端口上的电缆接口工作在1394 -2000

数据选通模式在一个兼容的S100 ，S200 ，或S400的速度。当一个双语端口被连接到一个

1394B兼容节点，在该端口上的网线接口％的1394B -2002标准的工作在S100B ， S200B ，

或S400B速度。该TSB41BA3D自动确定正确的网线接口连接方法

双语端口。

订购信息

0 ° C至70℃

-40 ° C至85°C

(1)

包

(1)

HTQFP - PFP

订购型号

TSB41BA3DPFP

TSB41BA3DIPFP

顶部端标记

TSB41BA3D

TSB41BA3DI

包装图纸，标准包装数量，热数据，符号和PCB设计指南可在

www.ti.com/sc/package 。

提交文档反馈

产品文件夹链接（ S）：

TSB41BA3D

TSB41BA3D

www.ti.com

...............................................................................................................................................

SLLS959A - 2008年12月 - 修订2009年3月

注意：

该BMODE终端不选择操作的网线接口模式。该

BMODE终端选择操作的PHY链路接口方式和影响

仲裁模式上的电缆。当BMODE端子无效时，

PHY链路接口被放置在1394A -2000模式和BOSS仲裁被禁用。

当BMODE终端被声明时， PHY链路接口被放置在

1394B -2002模式和BOSS仲裁被启用。

在分组接收时，串行数据位被分裂成2-，4-，或8位并行数据流（依赖于

收到指示的速度和操作PHY链路接口模式），再同步到本地系统时钟，

并将其发送到相关联的有限责任公司。所接收的数据也被发送（重复）其它相连接，并

有源电缆端口。

无论是双绞线A（ TPA ）和双绞线B（城规会）网线接口集成差分比较器

初始化和仲裁过程中，当连接到1394 -2000兼容装置来监视线路状态。

这些比较器的输出被使用的内部逻辑来确定仲裁状态。在TPA

信道监视输入电缆的共模电压。此共模电压的值被用于

在1394型的仲裁，并设置下一个分组的传输速度。另外，城规会频道

监视输入电缆的共模电压的TPB对用于的远程供给的存在

双绞线的偏见（ TPBIAS ）的电压。

当连接到1394A -2000兼容节点，在TSB41BA3D提供了一个1.86 -V的标称偏置电压

在TPBIAS终端端口终端。物理层包含三个独立TPBIAS电路（一个用于每个

端口）。这个偏置电压，当通过由遥控接收器中的电缆所示，表示活动的存在

连接。这个偏置电压源必须由1-3的外部滤波电容来稳定

在TSB41BA3D线路驱动器的设计与外部112 Ω的终端电阻网络的工作

为了配合110 - Ω电缆的阻抗。一个终端网络，需要在一个双绞线的每一端

电缆。每一个网络是由一对串联连接的 56 Ω的电阻器。所述对的中点

被连接到所述的TPA端子电阻器被连接到其对应的TPBIAS电压端子。该

该对直接连接到TPB终端电阻的中点耦合到地，通过一个

并联RC网络的5 kΩ和270 pF的推荐值。外部线路端接的值

电阻器并联连接的内部接收器时，设计满足了标准规格

电路。连接在R0和R1端之间的精密外部电阻设定驱动器输出电流，

连同其他内部工作电流。

当TSB41BA3D的电源是关闭的，而双绞线电缆连接时， TSB41BA3D

发射器和接收器电路呈现一个高阻抗信号的电缆，这并不在加载设备

该电缆的另一端。

当TSB41BA3D用于在没有一个端口的一个或多个带出到连接器，双绞线

的未使用的端口的终端必须终止进行可靠操作。对于每一个未使用的端口，则首选

方法是港口被迫到1394A -only模式（数据选通-only模式， DS ），然后是TPB +和

TPB-终端可以连在一起，然后拉至地面;或TPB +和TPB-终端可

连接到所建议的正常终止的网络。未使用的端口的TPA +和TPA-终端可以

悬空。该TPBIAS ＃ _SD ＃终端可以悬空。

如果端口被留在双语（BI ）模式，则TPB +和TPB-端可以悬空或者TPB +

和TPB-端子可连接到所建议的正常终止的网络。在TPA +和TPA-

未使用的端口的终端可以悬空。该TPBIAS ＃ _SD ＃终端可以悬空。

当该端口被留在强制1394b的β-只（ B1，B2或B4 ）模式，则该TPB +和TPB-终端可

悬空或TPB +和TPB-端子可连接到所建议的正常终止

网络。未使用的端口的TPA +和TPA-端可以悬空。该TPBIAS ＃ _SD ＃端子

必须被拉到地通过1.2 kΩ或更小的电阻器。

要操作一个端口作为双语1394b的端口，速度/模式选择端子（ S5_LKON ， S4 ， S3 ， S2_PC0 ，

S1_PC1和S0_PC2 ）需要被上拉至V

或地通过一个1kΩ电阻。该端口必须运行

每当1394B双语或测试版的1394b仅连接器连接到端口的1394B双语模式。

要操作的端口为1394专用端口，速度/模式选择端必须正确配置

力1394A - 2000仅在该端口上运行。唯一一次的端口必须被强制的数据选通-only模式

是当该端口被连接到1394连接器（或者6针，这是推荐的，或4针）。此模式是

提供保证的1394b信号是从来没有穿过1394A电缆发送。

提交文档反馈

产品文件夹链接（ S）：

TSB41BA3D

TSB41BA3D

SLLS959A - 2008年12月 - 修订2009年3月

...............................................................................................................................................

www.ti.com

注意：

双语端口只能连接到运行在S400b一个1394B专用端口。它

不能建立到S200B S100B或端口的连接。已被迫端口

到S400b （B4）可以连接到1394b的专用端口在S400b （B4）或S200B （B2 ），或

S100B （B1）。已被迫S200B一个端口可以连接到1394B专用端口的

S200B或S100B 。已被迫S100B一个端口只能连接到一个

1394B -唯一的港口，在S100B 。

该TESTM ，SE和SM端子用于设置各种制造的测试条件。对于正常

操作中， TESTM终端必须连接到V

通过一个1kΩ电阻。在SE和SM终端

必须连接到地面，通过一个1kΩ电阻。

三个封装端子被用作输入来设置默认值在三个配置状态位

自ID信息包。它们可以被拉高通过一个1kΩ电阻器或硬连线低的设备装置的功能

设计。在一些速度/模式选择的S2_PC0 ， S1_PC1和S0_PC2终端表示默认

功率级的状态的节点（需要从电缆或将电源提供给所述电缆的能力功率） ;

SEE

表2中。

在PHY寄存器组的竞争者位指示该节点是一个竞争者无论是对

同步资源管理器（IRM）或总线管理器（BM）。在TSB41BA3D ，该位只能设置

通过在写PHY寄存器组。如果一个节点是一个竞争者IRM或BM ，则该节点的软件必须设置该

在PHY寄存器组位。

脂多糖（链路功率状态）端子作品与S5_LKON终端来管理节点的功率使用。

从LLC。的LPS信号是用来与LCtrl位（见

表4

和

表5

在应用程序中

信息部分），以指示有限责任公司的主动/电源状态。脂多糖信号也会重置，关闭和

将初始化PHY - LLC接口（在PHY -LCC界面的状态仅由脂多糖输入控制

不管LCtrl位的状态）。

注意：

该TSB41BA3D不具有电缆的未激活（ CNA）端子。实现了

类似的功能，单个的PHY端口可以被设置为发出中断时

端口状态发生改变。如果LPS的端子为低，则该生成链路上

（ LKON ）输出时钟。请参阅随个人寄存器位PIE ， PEI ，和WDIE

中断位。

脂多糖输入被认为是不活动的，如果它保持低电平超过LPS_RESET时间（见LPS终端

定义），被认为是积极的，否则。当TSB41BA3D检测出内毒素的输入是无效的，该

PHY - LLC接口被放置到其中的CTL和D输出的逻辑0保持低功率复位状态

国家和LREQ输入被忽略;然而， PCLK输出仍然有效。如果LPS输入保持低电平

以上所述LPS_DISABLE时间（见脂多糖终端定义），然后在PHY - LLC接口放入

低功耗禁用状态，其中PCLK输出也保持无效状态。该TSB41BA3D继续

所需的正常网络运行无论PHY - LLC的状态所需的中继器功能

界面。当接口处于复位或禁用状态和LPS的输入被再次观察到的活性，所述

PHY的初始化接口，并返回到正常操作。该PHY - LLC接口在残疾人还举行

在硬件复位状态。当LPS终端正被感测为具有后返回到活动状态

进入LPS_DISABLE时， TSB41BA3D发出一个总线复位。这个广播节点的自ID信息包，

其中包含更新的L比特状态（ PHY有限责任公司现在正在访问）。

所述PHY使用S5_LKON终端通知了LLC上电和被激活。当被激活时，该

输出S5_LKON信号是一个方波。该PHY激活S5_LKON输出时， LLC是无效的，并

唤醒事件发生。该有限责任公司被认为是不活动时，无论是LPS输入无效，如前面

描述或LCtrl位清0时，链路的物理层数据包发给该发生唤醒事件

节点被接收，或有条件时的PHY中断发生。该PHY释放了S5_LKON输出时

在LLC变成激活状态（两者的LPS检测为活跃并且LCtrl位设置为1）。该PHY也拉高了

S5_LKON输出时出现了总线复位，除非的PHY中断情况存在，否则将导致

S5_LKON被激活。如果在PHY重新上电和功率等级是0至4 ，然后在PHY断言

S5_LKON为大约167秒或直到两者的LPS激活和LCtrl位为1 。

提交文档反馈

产品文件夹链接（ S）：

TSB41BA3D

TSB41BA3D

www.ti.com

...............................................................................................................................................

SLLS959A - 2008年12月 - 修订2009年3月

端子分配

PFP封装

（ TOP VIEW ）

TPBIAS2_SD2

TPBIAS1_SD1

TPA1+

TPA1-

AVDD

AGND

TPB1+

TPB1-

TPBIAS0_SD0

60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41

AGND

AVDD

DGND

DVDD -CORE

S2_PC0

S1_PC1

S0_PC2

DVDD-3.3

DVDD -CORE

DGND

VREG_PD

BMODE

RESET

DGND

TESTM

SLPEN

LPS

TPA0+

TPA0-

AVDD

AGND

TPB0+

TPB0-

TPA2+

TPA2-

AVDD

TPB2+

TPB2-

2 3

4 5

TSB41BA3D

7 8 9 10 11 12 13 14 15 16 17 18 19 20

AGND

AVDD

DGND

DVDD -CORE

CPS

PLLVDD-3.3

PLLVDD -CORE

PLLGND

AVDD

AGND

DVDD-3.3

LCLK_PMC

DVDD -CORE

CTL0

CTL1

DGND

DVDD-3.3

提交文档反馈

产品文件夹链接（ S）：

TSB41BA3D

品脱

S5_LKON

LREQ

DGND

PCLK