【TSB41AB2 ， TSB41AB2IIEEE 1394A 2000双端口电缆收发器/仲裁器SLL】,IC型号TSB41AB2PAPR,TSB41AB2PAPR PDF资料,TSB41AB2PAPR经销商,ic,电子元器件-51电子网

TSB41AB2 ， TSB41AB2I

IEEE 1394A 2000双端口电缆

收发器/仲裁器

SLLS424G - 2000年6月 - 修订2004年12月

完全支持IEEE的规定

1394-1995标准的高性能

串行总线

和IEEE 1394A -2000

完全兼容FireWire和

IEEE标准1394 i.LINK实施

完全符合OpenHCI

需求

提供两个IEEE 1394a -2000全

兼容的电缆端口在100/200/400

兆比特每秒（兆位/秒）

完整的IEEE 1394A -2000支持包括：

连接防抖，仲裁短

复位，多速串联，

仲裁加速，电传操纵

级联，端口

禁用/暂停/恢复

寄存器位给出了软件控制

竞争者位，电源位级，链路

主动控制位和IEEE 1394 -2000

特点

器IEEE 1394a -2000标准共模

对传入TPBIAS噪声滤波器

延长恢复信号的

兼容传统的DV设备，并

终点码头和寄存器兼容

TSB41LV02A ，允许直接同步

发送到传统DV设备与任何

链路层，即使根

省电功能，以节约能源

在电池供电的应用包括：

羽绒服在自动设备电源

暂停，设备掉电终端，

Link接口禁用通过LPS和非活动

端口断电

故障保护电路检测的突然消失

设备电源，并关闭端口

为了确保设备不加载

所连接设备的TPBIAS和

阻止任何泄漏通道从港口

回到设备电源平面

软件设备复位（ SWR ）

业界领先的低功耗

超低功耗休眠模式

电力线缆存在监测

电缆端口监视线路条件

主动连接到远程节点

数据接口链路层控制器

通过2/4/8平行线在49.152兆赫

接口链路层控制器支持

低成本TI总线持有人分离

可选附件J电气隔离

能够与链路层控制器

采用3.3 V

采用3.3 V单电源供电

低成本24.576 MHz的晶振提供

传输，在100/200/400接收数据

兆比特/秒，而链路层控制器时钟在

49.152兆赫

低成本高性能的64引脚TQFP

耐热增强型使用PowerPad 封装

增加最多的热性能

210%

会见英特尔移动电源指引2000

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

实现技术涵盖苹果电脑股份有限公司和SGS汤普森有限公司一项或多项专利。

FireWire是苹果电脑公司的注册商标。

i.LINK是索尼株式会社TA Sony Corporation的商标。

Intel是Intel Corporation的注册商标

其他商标均为其各自所有者的财产。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

2003至2004年德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

SLLS424G - 2000年6月 - 修订2004年12月

TSB41AB2 ， TSB41AB2I

IEEE 1394A 2000双端口电缆

收发器/仲裁器

描述

该TSB41AB2提供了实现双端口节点所需的数字和模拟收发器功能

基于电缆的IEEE1394网络。该电缆的端口包括两个差分线路收发器。该

收发器包括电路按需要确定连接状态来监视线路状况，对

初始化和仲裁，并为数据包的接收和发送。该TSB41AB2被设计成连接

与链路层控制器（LLC），如TSB12LV21 ， TSB12LV22 ， TSB12LV23 ， TSB12LV26 ， TSB12LV31 ，

TSB12LV41 ， TSB12LV42 ，或TSB12LV01A 。

该TSB41AB2仅需要一个外部24.576 MHz的晶体作为参考。外部时钟可以被提供

而不是晶体。一个内部振荡器驱动一个内部锁相环（ PLL），其生成所述

所需的393.216 MHz的参考信号。该参考信号在内部划分来提供时钟信号

用于控制的出编码的选通脉冲和数据信息传输。一个49.152 MHz的时钟信号

被提供给相关联的有限责任公司的两个芯片的同步，并用于对再同步

接收到的数据。掉电（ PD ）功能，当通过断言PD端支持高，停止操作

的锁相环。

该TSB41AB2支持本身和它的有限责任公司之间的一个可选的隔离屏障。当ISO输入端

绑高， LLC接口输出表现一般。当ISO端子接低电平，内部差分

逻辑被启用，并且在输出被驱动，使得它们可以通过一个电容或变压器耦合

作为IEEE标准1394-1995的附录J和IEEE 1394 -2000 （节所述的电隔离屏障

5.9.4 ）（以下，称为附件J型隔离）。与TI总线保持隔离， ISO终端操作

在物理层要高。

数据位可以通过电缆端口从LLC在两个，四个或八个平行路径被接收到的发送

（取决于所要求的传输速度）和被内部地锁存于TSB41AB2在

与49.152 MHz的系统时钟同步。这些位被串联结合，进行编码，并发送

在98.304 ， 196.608 ，或393.216兆比特/秒（分别为S100 ，S200 ，和S400的速度），作为

出站数据选通信息流。在传输期间，经编码的数据的信息被发送

差分对TPB电缆对（ s）和所编码的选通信息被差分传输对

TPA对电缆（ S）。

在数据包接收，接收电缆端口的TPA和TPB发射器被禁用，而接收器

该端口被启用。经编码的数据信息被接收在TPA电缆对，并将编码

频闪信息被接收的TPB线缆对。所接收的数据选通信息进行解码以恢复

接收时钟信号和串行数据位。串行数据位被分裂成两个，四个，或8位并行

流（这取决于所指示的接收速度），再同步到本地49.152 MHz的系统时钟

并将其发送到相关联的有限责任公司。

无论是TPA和TPB线缆接口集成差分比较器在监视线路状态

初始化和仲裁。这些比较器的输出被使用的内部逻辑，以确定

仲裁状态。所述TPA信道监视输入电缆的共模电压。此值

共模电压的仲裁过程中用于设定下一个分组的传输速度。此外，

城规会的信道监视进线电缆的共模电压对城规会为一的存在

远程供给双绞线偏置电压。

该TSB41AB2提供了一个1.86 -V的标称偏置电压端口终止TPBIAS终端。这种偏见

电压，当通过由遥控接收器中的电缆所示，表示活动连接的存在。这

偏置电压源必须由1-3的外部滤波电容来稳定

TPBIAS接近V

当一个

有源端口没有连接到另一节点。

在TSB41AB2线路驱动器工作在高阻抗的电流模式，并设计有工作

为了外部的112 - Ω线路端接电阻网络相匹配的110 Ω电缆的阻抗。一个网络

在双绞线电缆的每一端设置。每一个网络是由一对串联连接的56 - Ω的

电阻器。一对电阻器直接连接到所述双绞线-A终端的中点是

连接到其相应的TPBIAS电压端子。一对电阻器的中点，其直接

邮政信箱655303

达拉斯，德克萨斯州75265

TSB41AB2 ， TSB41AB2I

IEEE 1394A 2000双端口电缆

收发器/仲裁器

SLLS424G - 2000年6月 - 修订2004年12月

描述（续）

连接到双绞线-B的端子被连接到地，通过一个并联RC网络与

5 kΩ和220 pF的推荐值。的外部线路终端电阻器的值被设计

满足标准规格的并联连接的内部接收电路时。外部

电阻器，连接在R0和R1端子之间设置驱动器的输出电流，以及其他内部

工作电流。这个电流设定电阻器具有6.34 kΩ的电阻值

±1.0%.

当TSB41AB2的电源是关闭的，而双绞线电缆连接时， TSB41AB2

发射器和接收器电路呈现高阻抗的电缆和不加载TPBIAS电压

在电缆的另一端。失效保护电路块的端口的泄漏路径返回给设备供电

平面。

当TSB41AB2一起使用不带出到连接端口中的一个，对双绞线端子

未使用的端口必须终止进行可靠操作。对于每一个未使用的端口，城规会+和TPB-终端

要绑在一起，然后拉到地通过一个1kΩ电阻，或TPB +和TPB-终端

应连接到所建议的终端网络。未使用的端口的TPA +和TPA-终端

可以悬空。该TPBIAS端子应连接至一个1μF的电容到地或左

浮动。

该TESTM ，SE和SM端子用于设置各种制造的测试条件。对于正常

操作中， TESTM端子应连接到V

通过一个1kΩ电阻， SE应该连接到接地

通过一个1kΩ电阻和SM应直接连接到地。

四个封装端子被用作输入来设置四种不同的配置状态位的默认值中的自ID信息

分组，并且被高绑通过一个1kΩ电阻器或硬连线低的设备设计的一个功能。该

PC0- PC2端子用于指示该节点的缺省功率级的状态（是否需要功率从

电缆或将电源提供给所述电缆的能力）。见表9电源类编码。在C / LKON

端子被用作输入，以指示该节点是一个竞争者要么同步资源管理器

（ IRM ）或总线管理器（ BM ）。

该TSB41AB2支持暂停/恢复在IEEE 1394A -2000规范定义。暂停

机构允许对直接连接的端口，以将其置于低功耗状态（悬置状态），而

维持总线网段之间的端口到端口的连接。而在暂停状态，端口无法

发送或接收数据包的交易。然而，在悬浮状态下的端口是能够检测的

连接状态的变化，并检测输入的TPBIAS 。当TSB41AB2的端口被暂停，所有

除了带隙基准电压发生器和偏置检测电路电路被关断，从而导致

显著降低功耗。对于暂停的其他详细信息/恢复操作见IEEE 1394 -2000 。利用

被推荐用于新设计挂起/恢复。

断电（当PD输入端被置位时，端口发送器和接收器电路被禁用

高），在复位期间（当复位输入端被置为低电平），当没有活动的连接线被连接到

口时，或者当由内部仲裁逻辑控制。电源在TPBIAS输出被禁用了，

复位时，或当该端口被禁用的命令的有限责任公司。

电缆的未激活（ CNA）输出端被置位为高时，有不接受双绞线电缆端口

传入的偏压（即，它们或者是断开或中断），并且可以用于沿着用LPS确定

当断电的TSB41AB2 。中央社输出不抖。当PD端为高电平，

中央社检测电路使能（不管端口的前一个状态的）和一个下拉被激活

RESET端上以迫使TSB41AB2内部逻辑复位。

脂多糖（链路功率状态）的终端的工作原理与C / LKON终端来管理节点的功率使用。

从LLC。的LPS信号用于在与LCtrl位结合（见表1和表2中所述的应用

信息部分），以指示有限责任公司的主动/电源状态。脂多糖信号也被用于复位，禁用

并初始化物理层- LLC接口（物理层器件Phy - LLC接口的状态仅由脂多糖输入控制

不管LCtrl位的状态）。

邮政信箱655303

达拉斯，德克萨斯州75265

SLLS424G - 2000年6月 - 修订2004年12月

TSB41AB2 ， TSB41AB2I

IEEE 1394A 2000双端口电缆

收发器/仲裁器

描述（续）

脂多糖输入被认为是不活动的，如果它仍然偏低超过2.6

而被认为是积极的，否则。

当TSB41AB2检测LPS的是不活动的，它把所述PHY - LLC接口进入低功率复位状态

在其中的CTL和D的输出被保持在逻辑0状态， LREQ输入被忽略;然而，该

系统时钟输出保持活跃。如果LPS输入保持低电平的时间超过26

该PHY - LLC接口被置于

进入其中SYSCLK输出也保持非活动状态的低功耗关闭状态。所述PHY - LLC接口也

在硬件复位处于禁用状态保持。该TSB41AB2继续必要的中继器功能

无论在PHY - LLC接口的状态所需的正常网络操作。当界面是

在复位或禁用状态和LPS再次观察活性，所述PHY进行初始化的接口，并返回它

到正常操作。

当PHY - LLC接口处于低功率禁止状态时，所述TSB41AB2自动进入一个

低功耗模式下，如果端口处于非活动状态（断开连接，禁用或暂停）。在这种低功耗模式，在

TSB41AB2禁止它的内部时钟发生器，也禁止各种电压和电流基准

根据端口的状态电路（具有一定的参考电路必须保持活跃，以检测新

电缆连接，断开，或传入TPBIAS ，例如）。最低的功耗（在

超低功耗的睡眠模式）时获得的端口断开连接，或禁用端口中断

使能位清零。该TSB41AB2退出或当LPS输入被置为高电平的低功率模式时

端口事件发生。这就需要以事件或通知作出回应，该TSB41AB2变得活跃

事件的有限责任公司（例如，传入的偏压悬吊端口上检测，断线检测

悬浮端口上，当检测到无残疾端口等）上的一个新的连接。该系统时钟输出变为

活跃的（和PHY - LLC接口初始化，并成为手术）内7.3毫秒后LPS被置为高电平

当TSB41AB2处于低功耗模式。

所述PHY采用C / LKON终端通知了LLC上电和被激活。当被激活时，该

的C / LKON信号是方波的大约163纳秒的时间。该PHY激活C / LKON输出时

该公司是处于非活动状态和唤醒事件发生。该有限责任公司被认为是不活动时，无论是LPS输入

不活动的，如上述那样，或者LCtrl位被清除为0的唤醒事件发生时，一个链路上PHY分组

寻址到该节点被接收时，或者当一个PHY中断发生。该PHY拉高了C / LKON输出

当LLC变为活动（两者的LPS活性和LCtrl位设置为1）。该PHY也拉高了C / LKON

输出时，在总线复位发生时，除非的PHY中断情况存在，否则将导致C / LKON

是活跃的。

邮政信箱655303

达拉斯，德克萨斯州75265

TSB41AB2 ， TSB41AB2I

IEEE 1394A 2000双端口电缆

收发器/仲裁器

SLLS424G - 2000年6月 - 修订2004年12月

PAP封装端子图

PAP包装

（ TOP VIEW ）

AGND

TPBIAS1

TPA1+

TPA1

TPB1+

TPB1

AGND

TPBIAS0

TPA0+

TPA0

TPB0+

AGND

RESET

FILTER0

FILTER1

PLLV

PLLGND

DGND

48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33

1 2

3 4

6 7 8 9 10 11 12 13 14 15 16

TPB0

AGND

TESTM

CPS

ISO

PC2

PC1

PC0

C / LKON

DGND

TSB41AB2

注：引脚16 （ NC）可以连接到VDD为与TSB41LV02A器件的向后兼容性。

LREQ

系统时钟

中央社

CTL0

CTL1

LPS

邮政信箱655303

达拉斯，德克萨斯州75265