TSB14C01
5 -V IEEE 1394-1995背板收发器/仲裁器
SLLS231B - 1996年3月 - 修订1997年5月
D
D
D
D
D
D
支持IEEE 1394-1995的规定
( 1394 )标准的高性能
串行总线
完全兼容的FireWire
1394实施
提供了背板环境这
支持每秒50或100兆位
(兆位/秒)
逻辑执行系统初始化和
仲裁功能
编码和解码功能,包括用于
数据选通位级编码
重新同步本地输入数据
时钟
D
D
D
D
D
D
独立的发射器和接收器
更大的灵活性
数据接口链路层控制器
(链接)提供的通过两个并行
信号线在25/50 MHz的
100 - MHz或50 MHz振荡器提供
发送,接收数据,并链接在时钟
25/50 MHz的
采用5 V单电源供电
封装在一个高性能的64引脚
TQFP ( PM )封装为0 ° C至70℃
手术
封装在一个68引脚CFP ( HV )软件包
- 55 ° C至125 ° C操作
描述
该TSB14C01提供了一个backplane-实行单一端口节点所需的收发功能
基于1394的网络。该TSB14C01提供了两个终端,用于发送,两个终端接收,并
单个终端从外部控制的驱动程序的数据和选通信号。该TSB14C01不是设计用于驱动
背板直接,这个功能必须由外部提供。的TSB14C01设计有接口
一个链路层控制器(链路) ,如TSB12C01A 。
该TSB14C01需要一个外部98.304 - MHz或49.152 MHz的基准振荡器输入S100 / 50
操作。基准信号进行内分,以提供49.152 MHz的
±100-ppm
系统时钟信号
用于控制的出编码的选通脉冲和数据信息传输。在49.152 MHz的时钟
信号被提供给相关联的链接,这两个芯片的同步,当该设备是在S100的模式
操作, OSC_SEL被置为高电平。当TSB14C01是在S50的操作模式,时钟速率
提供给链接是24.576兆赫。
要发送的数据比特被从链路上接收两个并联路径,并在内部锁存
TSB14C01与49.152 MHz的系统时钟同步。这些位被串联结合,编码
然后在98.304 - Mb / s的(在S100中模式)作为出站数据选通信息流中传送。中
传输,经编码的数据信息的发送上TDATA ,并且将编码选通信息是
在TSTRB传输。
在分组接收的编码信息上接收RDATA和RSTRB选通信息。该
接收的数据 - 选通信息进行解码,以恢复接收时钟信号和串行数据位。该
串行数据位被分成两个并行流,再同步到本地系统时钟,并将其发送到
相关链接。
该TSB14C01是一个5 -V设备,并提供CMOS电平输出。
可选项
套餐
TA
0 ° C至70℃
- 55 ° C至125°C
陶瓷扁平封装
( HV)的
—
TSB14C01MHV
薄型四方扁平封装
(PM)的
TSB14C01PM
—
请注意,一个重要的通知有关可用性,标准保修,并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
此串行总线技术,实现了覆盖苹果电脑股份有限公司和SGS汤姆逊有限公司的一项或多项专利。
FireWire是苹果电脑公司的注册商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1997年,德州仪器
邮政信箱655303
达拉斯,德克萨斯州75265
1