【TSB14C01A ， TSB14C01AI ， TSB14C01AM5 -V IEEE 1394-】,IC型号TSB14C01AIPM,TSB14C01AIPM PDF资料,TSB14C01AIPM经销商,ic,电子元器件-51电子网

TSB14C01A ， TSB14C01AI ， TSB14C01AM

5 -V IEEE 1394-1995背板收发器/仲裁器

SGLS107A - 1999年2月 - 修订1999年11月

支持IEEE 1394-1995的规定

（ 1394 ）标准的高性能

串行总线

完全兼容的FireWire

1394实施

提供了背板环境这

支持每秒50或100兆位

（兆位/秒）

逻辑执行系统初始化和

仲裁功能

编码和解码功能，包括用于

数据选通位级编码

重新同步本地输入数据

时钟

独立的发射器和接收器

更大的灵活性

数据接口链路层控制器

（链接）提供的通过两个并行

信号线在25/50 MHz的

100 - MHz或50 MHz振荡器提供

发送，接收数据，并链接在时钟

25/50 MHz的

采用5 V单电源供电

封装在一个高性能的64引脚

TQFP （ PM ）封装为0 ° C至70℃

操作和 - 40 ° C至85° C操作

封装在一个68引脚CFP （ HV ）软件包

- 55 ° C至125 ° C操作

描述

该TSB14C01A提供了一个backplane-实行单一端口节点所需的收发功能

基于1394的网络。该TSB14C01A提供了两个终端，用于发送，两个终端接收，并

单个终端从外部控制的驱动程序的数据和选通信号。该TSB14C01A不是设计用于驱动

背板直接，这个功能必须由外部提供。的TSB14C01A设计有接口

一个链路层控制器（链路），如TSB12C01A 。

该TSB14C01A需要一个外部98.304 - MHz或49.152 MHz的基准振荡器输入S100 / 50

操作。基准信号进行内分，以提供49.152 MHz的

±100-ppm

系统时钟信号

用于控制的出编码的选通脉冲和数据信息传输。在49.152 MHz的时钟

信号被提供给相关联的链接，这两个芯片的同步。当该装置是在S100中

运作模式， OSC_SEL被置为高电平。当TSB14C01A是在操作的S50的模式，所述时钟

提供给链接速率为24.576兆赫。

要发送的数据比特被从链路上接收两个并联路径，并在内部锁存

TSB14C01A与49.152 MHz的系统时钟同步。这些位被串联结合，编码

然后在98.304 - Mb / s的（在S100中模式）作为出站数据选通信息流中传送。中

传输，经编码的数据信息的发送上TDATA ，并且将编码选通信息是

在TSTRB传输。

在分组接收的编码信息上接收RDATA和RSTRB选通信息。该

接收的数据 - 选通信息进行解码，以恢复接收时钟信号和串行数据位。该

串行数据位被分成两个并行流，再同步到本地系统时钟，并将其发送到

相关链接。

该TSB14C01A是一个5 -V设备，并提供CMOS电平输出。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

此串行总线技术，实现了覆盖苹果电脑股份有限公司和SGS汤姆逊有限公司的一项或多项专利。

FireWire是苹果电脑公司的注册商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1999年，德州仪器

关于产品符合MIL -PRF- 38535 ，所有参数进行测试

除非另有说明。在所有其他产品，生产

加工不一定包括所有参数进行测试。

邮政信箱655303

达拉斯，德克萨斯州75265

TSB14C01A ， TSB14C01AI ， TSB14C01AM

5 -V IEEE 1394-1995背板收发器/仲裁器

SGLS107A - 1999年2月 - 修订1999年11月

可选项

套餐

0 ° C至70℃

- 40 ° C至85°C

- 55 ° C至125°C

陶瓷扁平封装

（ HV）的

—

TSB14C01AMHV

PM PACKAGE

（ TOP VIEW ）

薄型四方扁平封装

（PM）的

TSB14C01APM

TSB14C01AIPM

—

ARB_CLK

PHYENA

ENA_PRI

N_POR

GND

LREQ

SCLK

TSCLK

GND

CTL0

CTL1

64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49

GND

RPREFIX

VCC

GND

VCC

TI1

VCC

XI_50

GND

XI_100

GND

OSC_SEL

GND

RDATA

RSTRB

TDATA

TSTRB

GND

N_OEB_D

GND

PTEST_INDRV

TSB14C01A

1718 19 20 21 22 23 24 25 26 27 28 29 30 31 32

NC =无连接

VCC

EN_EXID

EN_EXPRI

EX_ID5

EX_ID4

EX_ID3

EX_ID2

EX_ID1

EX_ID0

GND

EX_PRI3

EX_PRI2

EX_PRI1

EX_PRI0

邮政信箱655303

达拉斯，德克萨斯州75265

TSB14C01A ， TSB14C01AI ， TSB14C01AM

5 -V IEEE 1394-1995背板收发器/仲裁器

SGLS107A - 1999年2月 - 修订1999年11月

HV封装

（ TOP VIEW ）

ARB_CLK

PHYENA

ENA_PRI

N_POR

GND

LREQ

SCLK

TSCLK

GND

CTL0

CTL1

GND

RPREFIX

VCC

GND

VCC

TI1

VCC

XI_50

GND

XI_100

GND

OSC_SEL

GND

8 7

5 4 3 2

1 68 67 66 65 64 63 62 61

TSB14C01AM

27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43

RDATA

RSTRB

TDATA

TSTRB

GND

N_OEB_D

GND

PTEST_INDRV

NC =无连接

VCC

EN_EXID

EN_EXPRI

EX_ID5

EX_ID4

EX_ID3

EX_ID2

EX_ID1

EX_ID0

GND

EX_PRI3

EX_PRI2

EX_PRI1

EX_PRI0

邮政信箱655303

达拉斯，德克萨斯州75265

TSB14C01A ， TSB14C01AI ， TSB14C01AM

5 -V IEEE 1394-1995背板收发器/仲裁器

SGLS107A - 1999年2月 - 修订1999年11月

系统框图

N_OEB_D

D0 – D1

TSB14C01A

TDATA

RDATA

TSTRB

RSTRB

BPdata

主持人

接口

1394链结

层

调节器

CTL0 - CTL1

LREQ

1394

背板

物理 -

层

调节器

BPstrb

SCLK

注一：背板收发器是客户提供的，是每种类型的背板是不同的。

功能框图

SCLK

D0, D1

数据

ENCODE

SCLK

物理ID

PR0 - 镨

D0 – D1

CTL0 - CTL1

LREQ

链接/ PHY

接口

博览会/ URG所需物品

ISO所需物品

循环所需物品

确认所需物品

ARB元

ARB失落

ARB峡水库

子法峡

确认峡

总线复位

CLK

（见注一）

CLK

RXSTB

RXDATA

数据

重新同步/

解码

RSTRB

RDATA

ARB

控制

TxArbStrb

TxArbData

CLK

TxPktStrb

TxPktData

ARB / DATA

MUX

TSTRB

TDATA

RXDATA

RXCLK

注一： CLK可以是终端XI_50或XI_100取决于模式选择。

邮政信箱655303

达拉斯，德克萨斯州75265

TSB14C01A ， TSB14C01AI ， TSB14C01AM

5 -V IEEE 1394-1995背板收发器/仲裁器

SGLS107A - 1999年2月 - 修订1999年11月

终端功能

终奌站

名字

ARB_CLK

号

TYPE

TTL

I / O

描述

仲裁时钟。 ARB_CLK是用于仲裁的时钟。 ARB_CLK是

用于测试和调试。它可以被置于高阻抗状态，由

PTEST_INDRV 。该终端没有在正常操作中使用的并且是

总是在49.152兆赫。

CTL0 ， CTL1

13, 14

23, 24

TTL

I / O

控制I / O 。这些都是之间的通信的双向信号

TSB14C01A和控制之间的信息通路的链接

两个设备。

数据I / O 。这些是进行通信的双向信息信号

的TSB14C01A和链路层之间。

D0, D1

15, 16

25, 26

TTL

I / O

ENA_PRI

EN_EXID

启用优先级。 ENA_PRI接低电平，使7位总线请求。看

表1以获取更多信息。

启用外部标识。当EN_EXID被置为高电平时， ID为这个节点

由EX_ID外部设置。当这个终端捆绑/驱动为低电平时，

标识的源来自于内部的ID寄存器。

启用外部优先级。当EN_EXPRI被置为高电平（外部

优先启动）的优先级这个节点设置外（见

表1）。此端子应接低电平时，不能使用。

EN_EXPRI

TTL

EX_ID5 - EX_ID0

EX_PRI3 -

EX_PRI0

GND

20,21,22,

23,24,25

27,28,

29,30

32,33,34,

35,36,37

39,40,

41,42

TTL

外部ID 。为此节点ID由上EX_ID的值确定

终端。比特0是MSB。

外部的优先级。此节点的优先级由值来确定

在EX_PRI终端。请参阅表1以获取更多信息。

电路接地

7,12,26,

36,38,49,

51,54,60,

4,8,17,

22,38,48,

50,61,63,

供应

—

LREQ

VCC

TTL

链接请求输入。 LREQ是从链路的输入所使用的链接

信号的请求的TSB14C01A执行某些服务。

电路电源

3,5,9,17,

34,41,57,

59,61,62

1,3,5,6,

13,15,19,

29,46,53

供应

—

31,32,33,

44,45,46,

47,48,53,

9,10,27,

28,43–45,

56–60,

65,68

—

未连接。这些终端必须悬空。

N_OEB_D

N_POR

TTL

外部驱动器启用。 N_OEB_D是负极活性信号，使

外部驱动TDATA和TSTRB 。

逻辑复位输入。强制N_POR低导致复位状态，

复位内部逻辑复位启动状态。

OSC_SEL

VCC /

GND

TTL

选择的时钟频率。 OSC_SEL应拉到VCC时

工作频率为50兆赫。当操作频率为100MHz

那么它应该被拉到接地。它不应该被悬空

PHYENA

物理层实现。时器的phy被驱动为低， PHYENA是控制到

CTL0 ， CTL1 ，D0和D1的驱动程序。 PHYENA是用于测试和调试。它可以

被放入由PTEST_INDRV一个高阻抗状态。该终端不

在正常操作中使用。

测试输出使能。 PTEST_INDRV启用/禁用驱动程序的

测试终端ARB_CLK ， PHYENA和RPREFIX 。在正常

操作时， PTEST_INDRV应该连接到VCC禁用驱动程序。

接收数据。输入数据的数据率接收。

PTEST_INDRV

TTL

RDATA

TTL

邮政信箱655303

达拉斯，德克萨斯州75265