特点
CPU32 +处理器( 4.5 MIPS在25兆赫)
- 32位的CPU32内核(完全兼容的CPU32 )的版本
- 背景调试模式
- 字节对齐的地址
多达32位的数据总线(动态总线浆纱为8和16位)
截至32条地址线(至少28始终可用)
完整的静态设计( 0 - 25 MHz的操作)
从模式禁用CPU32 + (允许使用与外部处理器)
- 多QUICCs可以共用一个系统总线(一个主)
- TS68040伴侣模式使QUICC是一个TS68040配套芯片和
智能外设( 22 MIPS在25兆赫)
- TSPC603e的外围设备(见DC415 / D注)
四个通用定时器
- MC68302定时器的超集
- 4个16位定时器或两个32位定时器
- 门模式下可以启用/禁用计数
两个独立的DMA ( IDMAs )
系统集成模块( SIM60 )
通信处理器模块( CPM )
四波特率发生器
四鳞癌(以太网/ IEEE 802.3可选的SCC1 - 全10 Mbps的支持)
两个SMC
V
CC
= +5V ± 5%
f
最大
= 25 MHz和33 MHz的
军用温度范围: -55°C <牛逼
C
& LT ; + 125°C
P
D
= 25 MHz的1.4瓦; 5.25V
在33 MHz的2 W ; 5.25V
32位四核
集成
通讯
调节器
TS68EN360
描述
该TS68EN360四综合通信控制器( QUICC
)是一种多用途
单芯片集成的微处理器和外围的组合,可以在使用
各种控制应用。它特别擅长于沟通活动。
该QUICC (发音为“快速” )可以被描述为下一代TS68302
在设备运行的各个领域更高的性能,更大的灵活性,主要
扩展的能力,以及更高的集成度。术语“ quad”源于一个事实
有设备上的4个串行通信控制器( SCC的) ;不过,
实际上有7个串行通道: 4的SCC ,两个串行管理控制 -
制器(平滑肌细胞) ,和一个串行外围接口(SPI) 。
筛选/质量
该产品的制造,完全符合:
MIL -STD- 883 ( B类)
QML (类Q)
或者根据爱特梅尔标准
修订版2113A - HIREL , 3月2日
1
后缀
PGA 241
陶瓷针脚栅格阵列腔体向上
后缀
CERQUAD 240
陶瓷引线芯片载体腔向下
介绍
QUICC架构
概观
的QUICC是32位控制器,它是TS68300中的其他成员的延伸
家庭。如TS68300家族的其他成员,在QUICC采用了跨
总线模块( IMB ) 。该TS68302是一个例外,具有68000总线在芯片上。国际海事局
提供了通用的接口,用于TS68300家族的所有模块,其允许
开发新的设备更迅速地利用现有模块的库。
虽然IMB定义总是包括用于芯片上的32位总线的一个选项,则
QUICC是实施该选项的第一个设备。
的QUICC由三个模块: CPU32 +核心, SIM60 ,和CPM 。
每个模块利用32位的IMB 。
该TS68EN360 QUICC框图如图1所示。
图1 。
QUICC框图
SIM卡60
系统
保护
CPU32+
CORE
周期
定时器
时钟
GENERATION
其他
特点
JTAG
断点
逻辑
DRAM
调节器
和
芯片选择
IMB ( 32位)
外
公共汽车
接口
系统
I / F
CPM
通信处理器
RISC
调节器
两
IDMAs
第十四SERIAL
DMAS
七
串行
频道
2.5-KBYTE
双端口
内存
打断
调节器
FOUR
常规 -
用途
计时器
定时器SLOT
分配器
其他
特点
2
TS68EN360
2113A–HIREL–03/02
TS68EN360
信号说明
功能信号集团
图4中。
QUICC功能信号组
地址总线
A27±A0
A31±A28/WE0±WE3
FC2±FC0/TM2±TM0
FC3/TT0
端口A
RXD1/PA0
TXD1/PA1
RXD2/PA2
TXD2/PA3
L1TXDB/RXD3/PA4
L1RXDB/TXD3/PA5
L1TXDA/RXD4/PA6
L1RXDA/TXD4/PA7
定时器/鳞癌/系统集成/时钟/ BRG
TIN1/L1RCLKA/BRGO1/CLK1/PA8
BRGCLK1/TOUT1/CLK2/PA9
TIN2/L1TCLKA/BRGO2/CLK3/PA10
TOUT2/CLK4/PA11
TIN3/BRGO3/CLK5/PA12
BRGCLK2/L1RCLKB/TOUT3/CLK6/PA13
TIN4/BRGO4/CLK7/PA14
L1TCLKB/TOUT4/CLK8/PA15
PORT B( PIP )
RRJCT1/SPISEL/PB0
RSTRT2/SPICLK/PB1
RRJCT2/SPIMOSI(SPITXD)/PB2
BRGO4/SPIMISO(SPIRXD)/PB3
DREQ1/BRGO1/PB4
DACK1/BRGO2/PB5
DONE1/SMTXD1/PB6
DONE2/SMRXD1/PB7
DREQ2/SMSYN1/PB8
DACK2/SMSYN2/PB9
L1CLKOB/SMTXD2/PB10
L1CLKOA/SMRXD2/PB11
L1ST1/RTS1/PB12
L1ST2/RTS2/PB13
L1ST3/L1RQB/RTS3/PB14
L1ST4/L1RQA/RTS4/PB15
STRBO/BRGO3/PB16
STRBI/RSTRT1/PB17
端口C (中断并行I / O)
L1ST1/RTS1/PC0
L1ST2/RTS2/PC1
L1ST3/L1RQB/RTS3/PC2
L1ST4/L1RQA/RTS4/PC3
CTS1/PC4
TGATE1/CD1/PC5
CTS2/PC6
TGATE2/CD2/PC7
SDACK2/L1TSYNCB/CTS3/PC8
L1RSYNCB/CD3/PC9
SDACK1/L1TSYNCA/CTS4/PC10
L1RSYNCA/CD4/PC11
数据总线
D31±D16
D15±D0
PRTY1±PRTY2/IOUT1±IOUT2
PRTY2/IOUT0/RQOUT
PRTY3/16BM
总线控制
SIZ0
SIZ1
DSACK0/TBI
DSACK1/TA
读/写
AS
DS/TT1
OE / AMUX
总线仲裁
RMC/CONFIG0/LOCK
BR
BG
BGACK / BB
BCLRO/CONFIG1/RAS2DD
系统控制
QUICC
TS68360
240引脚
ResetH
复位
停止
BERR / TEA
PERR
中断控制
IRQ1/OUT0/RQOUT
IRQ4/OUT1
IRQ6/OUT2
IRQ2,3,5,7
AVEC/IACK5/AVECO
内存控制器
CS6±CS0/RAS6±RAS0
CS/RAS7/IACK7
CAS3±CAS0/IACK6,3,2,1
TEST
TRIS / TS
BKPT/BKPT0/DSCLK
FREEZE/CONFIG2/MBARE
IPIPE1/RAS1DD/BCLRI
IPIPE0/BADD2/DSO
IFETCH/BADD3/DSI
TCK
TMS
TDI
TDO
TRST
时钟
XTAL
EXTAL
XFC
MODCK1±MODCK0
CLKO2±CLKO1
5
2113A–HIREL–03/02
特点
CPU32 +处理器( 4.5 MIPS在25兆赫)
- 32位的CPU32内核(完全兼容的CPU32 )的版本
- 背景调试模式
- 字节对齐的地址
多达32位的数据总线(动态总线浆纱为8和16位)
截至32条地址线(至少28始终可用)
完整的静态设计( 0 - 25 MHz的操作)
从模式禁用CPU32 + (允许使用与外部处理器)
- 多QUICCs可以共用一个系统总线(一个主)
- TS68040伴侣模式使QUICC是一个TS68040配套芯片和
智能外设( 22 MIPS在25兆赫)
- TSPC603e的外围设备(见DC415 / D注)
四个通用定时器
- MC68302定时器的超集
- 4个16位定时器或两个32位定时器
- 门模式下可以启用/禁用计数
两个独立的DMA ( IDMAs )
系统集成模块( SIM60 )
通信处理器模块( CPM )
四波特率发生器
四鳞癌(以太网/ IEEE 802.3可选的SCC1 - 全10 Mbps的支持)
两个SMC
V
CC
= +5V ± 5%
f
最大
= 25 MHz和33 MHz的
军用温度范围: -55°C <牛逼
C
& LT ; + 125°C
P
D
= 25 MHz的1.4瓦; 5.25V
在33 MHz的2 W ; 5.25V
32位四核
集成
通讯
调节器
TS68EN360
描述
该TS68EN360四综合通信控制器( QUICC
)是一种多用途
单芯片集成的微处理器和外围的组合,可以在使用
各种控制应用。它特别擅长于沟通活动。
该QUICC (发音为“快速” )可以被描述为下一代TS68302
在设备运行的各个领域更高的性能,更大的灵活性,主要
扩展的能力,以及更高的集成度。术语“ quad”源于一个事实
有设备上的4个串行通信控制器( SCC的) ;不过,
实际上有7个串行通道: 4的SCC ,两个串行管理控制 -
制器(平滑肌细胞) ,和一个串行外围接口(SPI) 。
筛选/质量
该产品的制造,完全符合:
MIL -STD- 883 ( B类)
QML (类Q)
或者根据爱特梅尔标准
修订版2113A - HIREL , 3月2日
1
后缀
PGA 241
陶瓷针脚栅格阵列腔体向上
后缀
CERQUAD 240
陶瓷引线芯片载体腔向下
介绍
QUICC架构
概观
的QUICC是32位控制器,它是TS68300中的其他成员的延伸
家庭。如TS68300家族的其他成员,在QUICC采用了跨
总线模块( IMB ) 。该TS68302是一个例外,具有68000总线在芯片上。国际海事局
提供了通用的接口,用于TS68300家族的所有模块,其允许
开发新的设备更迅速地利用现有模块的库。
虽然IMB定义总是包括用于芯片上的32位总线的一个选项,则
QUICC是实施该选项的第一个设备。
的QUICC由三个模块: CPU32 +核心, SIM60 ,和CPM 。
每个模块利用32位的IMB 。
该TS68EN360 QUICC框图如图1所示。
图1 。
QUICC框图
SIM卡60
系统
保护
CPU32+
CORE
周期
定时器
时钟
GENERATION
其他
特点
JTAG
断点
逻辑
DRAM
调节器
和
芯片选择
IMB ( 32位)
外
公共汽车
接口
系统
I / F
CPM
通信处理器
RISC
调节器
两
IDMAs
第十四SERIAL
DMAS
七
串行
频道
2.5-KBYTE
双端口
内存
打断
调节器
FOUR
常规 -
用途
计时器
定时器SLOT
分配器
其他
特点
2
TS68EN360
2113A–HIREL–03/02
TS68EN360
信号说明
功能信号集团
图4中。
QUICC功能信号组
地址总线
A27±A0
A31±A28/WE0±WE3
FC2±FC0/TM2±TM0
FC3/TT0
端口A
RXD1/PA0
TXD1/PA1
RXD2/PA2
TXD2/PA3
L1TXDB/RXD3/PA4
L1RXDB/TXD3/PA5
L1TXDA/RXD4/PA6
L1RXDA/TXD4/PA7
定时器/鳞癌/系统集成/时钟/ BRG
TIN1/L1RCLKA/BRGO1/CLK1/PA8
BRGCLK1/TOUT1/CLK2/PA9
TIN2/L1TCLKA/BRGO2/CLK3/PA10
TOUT2/CLK4/PA11
TIN3/BRGO3/CLK5/PA12
BRGCLK2/L1RCLKB/TOUT3/CLK6/PA13
TIN4/BRGO4/CLK7/PA14
L1TCLKB/TOUT4/CLK8/PA15
PORT B( PIP )
RRJCT1/SPISEL/PB0
RSTRT2/SPICLK/PB1
RRJCT2/SPIMOSI(SPITXD)/PB2
BRGO4/SPIMISO(SPIRXD)/PB3
DREQ1/BRGO1/PB4
DACK1/BRGO2/PB5
DONE1/SMTXD1/PB6
DONE2/SMRXD1/PB7
DREQ2/SMSYN1/PB8
DACK2/SMSYN2/PB9
L1CLKOB/SMTXD2/PB10
L1CLKOA/SMRXD2/PB11
L1ST1/RTS1/PB12
L1ST2/RTS2/PB13
L1ST3/L1RQB/RTS3/PB14
L1ST4/L1RQA/RTS4/PB15
STRBO/BRGO3/PB16
STRBI/RSTRT1/PB17
端口C (中断并行I / O)
L1ST1/RTS1/PC0
L1ST2/RTS2/PC1
L1ST3/L1RQB/RTS3/PC2
L1ST4/L1RQA/RTS4/PC3
CTS1/PC4
TGATE1/CD1/PC5
CTS2/PC6
TGATE2/CD2/PC7
SDACK2/L1TSYNCB/CTS3/PC8
L1RSYNCB/CD3/PC9
SDACK1/L1TSYNCA/CTS4/PC10
L1RSYNCA/CD4/PC11
数据总线
D31±D16
D15±D0
PRTY1±PRTY2/IOUT1±IOUT2
PRTY2/IOUT0/RQOUT
PRTY3/16BM
总线控制
SIZ0
SIZ1
DSACK0/TBI
DSACK1/TA
读/写
AS
DS/TT1
OE / AMUX
总线仲裁
RMC/CONFIG0/LOCK
BR
BG
BGACK / BB
BCLRO/CONFIG1/RAS2DD
系统控制
QUICC
TS68360
240引脚
ResetH
复位
停止
BERR / TEA
PERR
中断控制
IRQ1/OUT0/RQOUT
IRQ4/OUT1
IRQ6/OUT2
IRQ2,3,5,7
AVEC/IACK5/AVECO
内存控制器
CS6±CS0/RAS6±RAS0
CS/RAS7/IACK7
CAS3±CAS0/IACK6,3,2,1
TEST
TRIS / TS
BKPT/BKPT0/DSCLK
FREEZE/CONFIG2/MBARE
IPIPE1/RAS1DD/BCLRI
IPIPE0/BADD2/DSO
IFETCH/BADD3/DSI
TCK
TMS
TDI
TDO
TRST
时钟
XTAL
EXTAL
XFC
MODCK1±MODCK0
CLKO2±CLKO1
5
2113A–HIREL–03/02