【特点8个独立的接收器（Rx ）3独立的发射器（TX）全TS68K系列微处理器接口兼容性16位的数据总】,IC型号TS68C429AMRB/C,TS68C429AMRB/C PDF资料,TS68C429AMRB/C经销商,ic,电子元器件-51电子网

特点

8个独立的接收器（Rx ）

3独立的发射器（TX）

全TS68K系列微处理器接口兼容性

16位的数据总线

ARINC-429接口： “1”和“0”的行， RZ码

支持所有的ARINC 429数据传输速率和高达2.5 Mbit / s的

多标签功能

奇偶控制：奇，偶，无奇偶校验，中断能力

独立的可编程频率为Rx和Tx通道

每传送通道8 FIFO消息

独立的中断请求线为Rx和Tx功能

向量中断

菊花链功能

直接寻址的所有寄存器

测试模式功能

20 MHz工作频率

自检能力的接收器标签存储器和发送FIFO

低功耗： 400毫瓦

描述

该TS68C429A是ARINC 429控制器。这是EF 4442的增强版

并且它被设计成连接到新的16位或32位的微处理器，埃斯佩

cially这些的

ATMEL

TS68K家庭。

CMOS

ARINC 429

多通道

接收器/

发射机

（ MRT ）

TS68C429A

筛选

MIL -STD - 883 ， B类

DESC图纸5962-955180

ATMEL

标准

应用说明

详细的应用指南的要求提供“ AN 68C429A ” 。

后缀

PGA 84

陶瓷针脚栅格阵列

后缀f

CQFP 132

陶瓷四方扁平封装

修订版2120A - HIREL - 8月2日

硬件概述

该TS68C429A是一款高性能ARINC 429控制器设计的接口革命制度党

玛丽的

ATMEL

TS68K系列微处理器中的直线向前的方式（见

33页的“使用说明” ）。它可以连接到任何TS68K处理器系列

与在某些情况下，一些附加的逻辑异步总线。

如图1所示， TS68C429A被分成五个主要部分，所述microproces-

感器接口单元（MIU ），逻辑控制单元（LCU ），中断控制单元（ICU），所述

接收信道单元（ RCU）和发射机信道单元（TCU ）。

在MIU处理主处理器的接口协议。通过这个单位，

主机所看到的TS68C429A作为一组寄存器。

LCU的控制内部数据流，并初始化TS68C429A 。

在ICU管理一个断线的RCU ，一个用于TCU 。每

这两个部分具有菊花链能力。所有的通道都有一个专用的向量

中断的答案。接收器通道的优先级是可编程的。

该RCU是由由8 ARINC接收器通道：

–

串行到并行转换器来转换两个串行信号（即“ 1”和“ 0”的

在RZ码）成两个16位字，

一个存储器，用于存储所述有效标记，

一个控制逻辑来检查接收到的消息的有效性，

一个缓冲区，以保持最后有效的接收到的消息。

一个并行到串行转换器，以将消息翻译成两个串行信号

（在“1”和在RZ码“0”），

一个FIFO存储器，用于存储8个32位的ARINC消息

一个控制逻辑来同步消息发送器（奇偶校验位，间隙，速度

等）。

在TCU是由由三个ARINC发射机信道：

测试设备：接收输入可以内部连接到TX3输出。

自检设备：接收器控制标签矩阵和发射器FIFO可

测试。这种自测试可以用来验证TS68C429A的完整性

回忆。

TS68C429A

2120A–HIREL–08/02

TS68C429A

图1 。

简化的框图

2120A–HIREL–08/02

包

图1 。

信号说明

引脚名称

A0-8

D0-15

TYPE

I / O

请参阅“包装机械数据” 40页， “端子连接”上的第41页。

功能

地址总线。地址总线用于一个处理器中选择的内部寄存器中的一个

读或写周期。

这个双向总线，用于在一接收来自数据或将数据传送到内部寄存器

处理器读或写周期。在中断确认周期，向量个数给定

下数据总线上（D0 - D7）。

片选（低电平有效）。该输入用于选择芯片内部寄存器的访问。

较低的数据选通信号。在R / W访问（ D0-D7 ），该输入（低电平有效）验证较低的数据。

上数据选通。该输入（低电平有效）验证过程中读/写访问（ D8 - D15 ）上的数据。

读/写。该输入定义了数据传输的读（高）或写（低）周期。

数据传输确认。如果总线周期是一个处理器读，芯片断言DTACK到

指示该数据总线上的信息是有效的。如果总线周期是一个处理器写入， DTACK

确认由地铁中的数据的接受。 DTACK将片选期间被断言

访问（ CS有效）或中断响应周期（ IACKTX或IACKRK断言）。

中断传输的要求。这种开漏输出信号的中断是处理器

从地铁的传动部分悬而未决。有6个原因，可以产生一个

中断请求（每通道2 ： FIFO空，传输结束）。

中断发射应答。如果IRQTX活跃，地铁将开始中断响应

周期。地铁将生成的向量编号，这是最高优先级的处理器

通道请求中断服务。

中断发送使能，该输入，连同IEOTX信号，提供了链接的菊花

中断结构为一个向量方案。 IEITX （低电平）表示没有更高优先级的

设备正在请求中断服务。

中断发送使能了。这个输出与IEITX信号一起，提供链接菊花

中断结构向量中断计划。 IEOTX （低电平）表示，以较低优先级

设备，无论是TS68C429A也没有任何优先级最高的外设请求中断。

中断传输的要求。这种开漏输出信号的中断是处理器

从芯片的接收部分挂起。有9个原因，可以产生中断

要求（ 1每通道：有效的消息接收和1差比价上收到的消息）。

中断接收确认。相同的功能， IACKTX但接收器的一部分。

接收中断使能功能相同IEITX但接收器的一部分。

接收中断使能了。相同的功能， IEOTX但接收器的一部分。

发送“ 1 ”行通道1 。

发送“ 0”线的通道1 。

发送“ 1 ”行通道2 。

发送“ 0”线的通道2 。

发送“ 1 ”行通道3 。

发送“ 0”线通道3 。

接收到“ 1”的行中的信道1的。

接收“0”行中的信道1的。

收到“ 1 ”行通道2

LDS

UDS

读/写

DTACK

IRQTX

IACKTX

IEITX

IEOTX

IRQRX

IACKRX

IEIRX

IEORX

TX1H

TX1L

TX2H

TX2L

TX3H

TX3L

RX1H

RX1L

RX2H

TS68C429A

2120A–HIREL–08/02

TS68C429A

图1 。

信号说明（续）

引脚名称

RX2L

RX3H

RX3L

RX4H

RX4L

RX5H

RX5L

RX6H

RX6L

RX7H

RX7L

RX8H

RX8L

RESET

/ GND

CLK- SYS

CLK- ARINC

TYPE

功能

接收“ 0”线的通道2 。

收到“ 1 ”行通道3 。

接收“ 0”线通道3 。

收到“ 1 ”行通道4 。

接收“ 0”线通道4 。

收到“ 1 ”行通道5 。

接收“ 0”线通道5 。

收到“ 1 ”行通道6 。

接收“ 0”线通道6 。

收到“ 1 ”行通道7 。

接收“ 0”线频道7 。

收到“ 1 ”行通道8 。

接收“ 0”线通道8 。

该输入（低电平有效）将初始化TS68C429A寄存器。

这些输入端将电力提供给所述芯片。在V

通电处于+5伏和GND是接地

连接。

时钟输入是用于处理器接口的内部定时的单相的信号。

此输入提供定时时钟来同步接收/发送传递消息。

2120A–HIREL–08/02