特点
低功耗工作包括特殊STOP模式
频率： 16.78 MHz的电压为5V ±10 ％电源和20.97兆赫在5V ± 5 ％ ，软件
可编程
技术： 1
高密度的互补金属氧化物半导体（ HCMOS ）
静态设计
封装： 132引脚陶瓷引线芯片载体（ CERQUAD ）和132引脚的陶瓷插针
栅格阵列（ PGA ）
在一个单芯片的模块化架构
CPU ： 32位6800系列（上行目标代码兼容68010 ）
新指令的控制应用
聪明的16位定时器
- 16个独立的可编程通道
- 任何通道可以执行任何时间功能（如输入捕捉，输出
比较，脉冲宽度调制等）
- 两个定时器计数寄存器与2位可编程预分频器
可选择通道优先级别
- 减少CPU干预
- RISC CPU一样内TPU
两个串行I / O子系统
- 增强68HC11型串行通信接口（ SCI ）通用
异步收发器（ UART ）具有奇偶校验
- 增强68HC11型串行外设接口使用I / O内存队列（ QSPI ）
片上存储器： 2 KB的RAM待机
片上可编程芯片选择逻辑
- 多达12个信号的存储器和外设接口与I / O选择
系统故障保护
- 68HC11型计算机正常操作（ COP ）看门狗定时器
- 68HC11型周期中断定时器
- 68000家庭伪中断，暂停和总线超时监视器
多达48个离散量I / O引脚
HIGH-
性能
32位集成
微控制器
TS68332
描述
该TS68332是一个32位微控制器，结合高性能的数据manipula-
化功能与强大的外设子系统。该TS68332是第一
在68300系列模块化嵌入式控制器的成员具有完全静态的，
高速互补金属氧化物半导体技术。基于该
强大的TS68020 ，在CPU32指令处理模块提供了增强系
TEM的性能和使用的68000系列的广泛的软件基地。
修订版2118A - HIREL ， 3月2日
1
筛选/质量
该产品的制造，完全符合：
MIL -STD- 883 （ B类）
DSCC 5962-91501
或根据爱特梅尔，格勒诺布尔标准
后缀
PGA 132
陶瓷针脚栅格阵列
后缀
CERQUAD 132
陶瓷引线芯片载体
介绍
图1是本TS68332的框图表示的主要组件。引脚
描述提供在表1中TS68332包含智能外设MOD-
ULES如时间处理器单元（TPU ），其提供了16个微程序频道
从简单的输入捕捉和输出进行时间相关的活动比较
复杂的马达控制或脉冲宽度调制。高速串行通信
通过队列串行模块（QSM ）设置有同步和异步
可用的协议。完全静态待机RAM 2字节允许快速双循环访问
系统和数据栈和变量存储，并准备备用电池。有
一个系统集成模块（SIM ），它包括12芯片选择以提高系
统集成，快速的外部存储器或外设的访问。功能强大的32位CPU
（CPU 32）是基于工业标准TS68020 。这些模块连接上
经由所述模块间总线（ IMB ）的芯片，并提供降低的系统的部件数量，尺寸，成本
实施和提高可靠性。
2
TS68332
2118A–HIREL–03/02
信号说明
表1中。
指数信号
信号名称
地址总线
数据总线
数据总线功能代码
引导芯片选择
芯片选择
总线请求
公交格兰特
公交格兰特确认
数据和尺寸
承认
自动向量化
读 - 修改 - 写周期
地址选通
数据选通
SIZE
读/写
中断请求级别
RESET
停止
总线错误
系统CLOCKOUT
晶体振荡器
外部滤波器电容
时钟模式选择
取指令
指令通道
断点
FREEZE
商退房
测试模式使能
三态控制
图1示出的功能性信号组和表1中列出了这些信号和它们的
功能。
助记符
A23 - A0
D15 - D0
FC2 - FC0
CSBOOT
CS10 - CSO
BR
BG
BGACK
DSACK1,
DSACK0
AVEC
RMC
AS
DS
SIZ1 - SIZ0
读/写
IRQ7 - IRQ0
RESET
停止
BERR
CLKOUT
EXTAL ，
XTAL
XFC
MODCK
的ifetch
IPIPE
BKPT
FREEZE
QUOT
TSTME
TSC
功能
24位地址总线
16位数据总线用于每个总线周期传送字节或字的数据
识别处理器状态和当前总线周期的地址空间
芯片选择引导与stat起来ROM包含用户的复位向量和初始化
节目
允许在编程地址外设
表明外部设备需要总线控制
表示当前总线周期结束并且TS68332已经放弃了对
公共汽车
表明外部设备承担总线控制
提供异步数据传输和动态总线宽度
在中断响应周期要求自动矢量
标识总线周期作为一个不可分割的读 - 修改 - 写周期的一部分
表示有效的地址在地址总线上
在读周期， DS表示外部装置应放置在有效数据
数据总线。在写周期， DS指示有效数据在数据总线上。
表示要传送给这个周期剩余的字节数
指示数据传输的方向在总线上
提供一个中断优先级与CPU
系统复位
暂停外部总线活动
指出错误的总线操作正在尝试
内部系统时钟
连接一个外部晶体，内部振荡器电路
连接端子的外部电容器来过滤锁相环的电路
选择内部系统时钟的源
表示当CPU执行指令字预取和时
指令流水线已刷新
用于通过指令流水线进行跟踪词语的移动
信号硬件断点的CPU
表示CPU响应断点
串行I / O和时钟背景调试模式
硬件启用测试模式
将所有输出驱动器处于高阻抗状态
4
TS68332
2118A–HIREL–03/02
TS68332
表1中。
信号指标（续）
信号名称
开发串行输入，输出，
时钟
TPU通道
TPU时钟输入
SCI接收数据
SCI发送数据
外设片选
从选择
QSPI串行时钟
主从机输出
主出从入
待机RAM
同步电源
系统电源和
回报
助记符
DSI ， DSO ，
DSCLK
TP15 - TP0
T2CLK
RXD
TXD
PCS3 - PCS0
SS
SCK
MISO
MOSI
V
STBY
V
DDSYN
V
DD
, V
SS
功能
串行I / O和时钟背景调试模式
TPU通道输入/输出串行I / O和时钟背景调试模式
外部时钟源的TPU
串行输入到SCI
从SCI串行输出
QSPI外设芯片选择
宿QSPI在从模式
配料从QSPI时钟在主模式或将QSPI在从模式
配料串行输入到主模式QSPI和串行输出从QSPI中
从模式
从配料在主模式下的QSPI串行输出和串行输入到QSPI中
从模式
电源的RAM
电源VCO
电源和返回到MCU
5
2118A–HIREL–03/02
特点
低功耗工作包括特殊STOP模式
频率： 16.78 MHz的电压为5V ±10 ％电源和20.97兆赫在5V ± 5 ％ ，软件
可编程
技术： 1
高密度的互补金属氧化物半导体（ HCMOS ）
静态设计
封装： 132引脚陶瓷引线芯片载体（ CERQUAD ）和132引脚的陶瓷插针
栅格阵列（ PGA ）
在一个单芯片的模块化架构
CPU ： 32位6800系列（上行目标代码兼容68010 ）
新指令的控制应用
聪明的16位定时器
- 16个独立的可编程通道
- 任何通道可以执行任何时间功能（如输入捕捉，输出
比较，脉冲宽度调制等）
- 两个定时器计数寄存器与2位可编程预分频器
可选择通道优先级别
- 减少CPU干预
- RISC CPU一样内TPU
两个串行I / O子系统
- 增强68HC11型串行通信接口（ SCI ）通用
异步收发器（ UART ）具有奇偶校验
- 增强68HC11型串行外设接口使用I / O内存队列（ QSPI ）
片上存储器： 2 KB的RAM待机
片上可编程芯片选择逻辑
- 多达12个信号的存储器和外设接口与I / O选择
系统故障保护
- 68HC11型计算机正常操作（ COP ）看门狗定时器
- 68HC11型周期中断定时器
- 68000家庭伪中断，暂停和总线超时监视器
多达48个离散量I / O引脚
HIGH-
性能
32位集成
微控制器
TS68332
1.描述
该TS68332是一个32位微控制器，结合高性能的数据manipula-
化功能与强大的外设子系统。该TS68332是第一
在68300系列模块化嵌入式控制器的成员具有完全静态的，
高速互补金属氧化物半导体技术。基于该
强大的TS68020 ，在CPU32指令处理模块提供了增强系
TEM的性能和使用的68000系列的广泛的软件基地。
2118A–HIREL–11/05
筛选/质量
该产品的制造，完全符合：
MIL -STD- 883 （ B类）
DSCC 5962-91501
或者根据爱特梅尔，格勒诺布尔标准
后缀
PGA 132
陶瓷针脚栅格阵列
后缀
CERQUAD 132
陶瓷引线芯片载体
2.简介
图2-1第3页
是TS68332的框图表示的主要组件。引脚
描述中提供
表2-1第6页。
该TS68332包含智能外设
模块，如时间处理器单元（ TPU ） ，它提供了16个微码频道
从简单的输入捕捉和输出进行时间相关的活动比较复杂
电机控制或脉冲宽度调制。高速串行通信由提供
排队串行模块（ QSM ）与可用的同步和异步协议。 2-
完全静态待机RAM字节允许对系统和数据栈和快速的双周期访问
变量存储，并准备备用电池。有一个系统集成模块（ SIM）
它包括12芯片选择，以提高系统的集成快速外部存储器或
外设的访问。功能强大的32位CPU （ CPU 32 ）是基于行业标准
TS68020 。这些模块连接上经由模块间总线（ IMB ）的芯片，并提供
降低了系统的部件数量，尺寸，执行和提高可靠性的成本。
2
TS68332
2118A–HIREL–11/05
特点
低功耗工作包括特殊STOP模式
频率： 16.78 MHz的电压为5V ±10 ％电源和20.97兆赫在5V ± 5 ％ ，软件
可编程
技术： 1
高密度的互补金属氧化物半导体（ HCMOS ）
静态设计
封装： 132引脚陶瓷引线芯片载体（ CERQUAD ）和132引脚的陶瓷插针
栅格阵列（ PGA ）
在一个单芯片的模块化架构
CPU ： 32位6800系列（上行目标代码兼容68010 ）
新指令的控制应用
聪明的16位定时器
- 16个独立的可编程通道
- 任何通道可以执行任何时间功能（如输入捕捉，输出
比较，脉冲宽度调制等）
- 两个定时器计数寄存器与2位可编程预分频器
可选择通道优先级别
- 减少CPU干预
- RISC CPU一样内TPU
两个串行I / O子系统
- 增强68HC11型串行通信接口（ SCI ）通用
异步收发器（ UART ）具有奇偶校验
- 增强68HC11型串行外设接口使用I / O内存队列（ QSPI ）
片上存储器： 2 KB的RAM待机
片上可编程芯片选择逻辑
- 多达12个信号的存储器和外设接口与I / O选择
系统故障保护
- 68HC11型计算机正常操作（ COP ）看门狗定时器
- 68HC11型周期中断定时器
- 68000家庭伪中断，暂停和总线超时监视器
多达48个离散量I / O引脚
HIGH-
性能
32位集成
微控制器
TS68332
描述
该TS68332是一个32位微控制器，结合高性能的数据manipula-
化功能与强大的外设子系统。该TS68332是第一
在68300系列模块化嵌入式控制器的成员具有完全静态的，
高速互补金属氧化物半导体技术。基于该
强大的TS68020 ，在CPU32指令处理模块提供了增强系
TEM的性能和使用的68000系列的广泛的软件基地。
修订版2118A - HIREL ， 3月2日
1
筛选/质量
该产品的制造，完全符合：
MIL -STD- 883 （ B类）
DSCC 5962-91501
或根据爱特梅尔，格勒诺布尔标准
后缀
PGA 132
陶瓷针脚栅格阵列
后缀
CERQUAD 132
陶瓷引线芯片载体
介绍
图1是本TS68332的框图表示的主要组件。引脚
描述提供在表1中TS68332包含智能外设MOD-
ULES如时间处理器单元（TPU ），其提供了16个微程序频道
从简单的输入捕捉和输出进行时间相关的活动比较
复杂的马达控制或脉冲宽度调制。高速串行通信
通过队列串行模块（QSM ）设置有同步和异步
可用的协议。完全静态待机RAM 2字节允许快速双循环访问
系统和数据栈和变量存储，并准备备用电池。有
一个系统集成模块（SIM ），它包括12芯片选择以提高系
统集成，快速的外部存储器或外设的访问。功能强大的32位CPU
（CPU 32）是基于工业标准TS68020 。这些模块连接上
经由所述模块间总线（ IMB ）的芯片，并提供降低的系统的部件数量，尺寸，成本
实施和提高可靠性。
2
TS68332
2118A–HIREL–03/02
信号说明
表1中。
指数信号
信号名称
地址总线
数据总线
数据总线功能代码
引导芯片选择
芯片选择
总线请求
公交格兰特
公交格兰特确认
数据和尺寸
承认
自动向量化
读 - 修改 - 写周期
地址选通
数据选通
SIZE
读/写
中断请求级别
RESET
停止
总线错误
系统CLOCKOUT
晶体振荡器
外部滤波器电容
时钟模式选择
取指令
指令通道
断点
FREEZE
商退房
测试模式使能
三态控制
图1示出的功能性信号组和表1中列出了这些信号和它们的
功能。
助记符
A23 - A0
D15 - D0
FC2 - FC0
CSBOOT
CS10 - CSO
BR
BG
BGACK
DSACK1,
DSACK0
AVEC
RMC
AS
DS
SIZ1 - SIZ0
读/写
IRQ7 - IRQ0
RESET
停止
BERR
CLKOUT
EXTAL ，
XTAL
XFC
MODCK
的ifetch
IPIPE
BKPT
FREEZE
QUOT
TSTME
TSC
功能
24位地址总线
16位数据总线用于每个总线周期传送字节或字的数据
识别处理器状态和当前总线周期的地址空间
芯片选择引导与stat起来ROM包含用户的复位向量和初始化
节目
允许在编程地址外设
表明外部设备需要总线控制
表示当前总线周期结束并且TS68332已经放弃了对
公共汽车
表明外部设备承担总线控制
提供异步数据传输和动态总线宽度
在中断响应周期要求自动矢量
标识总线周期作为一个不可分割的读 - 修改 - 写周期的一部分
表示有效的地址在地址总线上
在读周期， DS表示外部装置应放置在有效数据
数据总线。在写周期， DS指示有效数据在数据总线上。
表示要传送给这个周期剩余的字节数
指示数据传输的方向在总线上
提供一个中断优先级与CPU
系统复位
暂停外部总线活动
指出错误的总线操作正在尝试
内部系统时钟
连接一个外部晶体，内部振荡器电路
连接端子的外部电容器来过滤锁相环的电路
选择内部系统时钟的源
表示当CPU执行指令字预取和时
指令流水线已刷新
用于通过指令流水线进行跟踪词语的移动
信号硬件断点的CPU
表示CPU响应断点
串行I / O和时钟背景调试模式
硬件启用测试模式
将所有输出驱动器处于高阻抗状态
4
TS68332
2118A–HIREL–03/02
TS68332
表1中。
信号指标（续）
信号名称
开发串行输入，输出，
时钟
TPU通道
TPU时钟输入
SCI接收数据
SCI发送数据
外设片选
从选择
QSPI串行时钟
主从机输出
主出从入
待机RAM
同步电源
系统电源和
回报
助记符
DSI ， DSO ，
DSCLK
TP15 - TP0
T2CLK
RXD
TXD
PCS3 - PCS0
SS
SCK
MISO
MOSI
V
STBY
V
DDSYN
V
DD
, V
SS
功能
串行I / O和时钟背景调试模式
TPU通道输入/输出串行I / O和时钟背景调试模式
外部时钟源的TPU
串行输入到SCI
从SCI串行输出
QSPI外设芯片选择
宿QSPI在从模式
配料从QSPI时钟在主模式或将QSPI在从模式
配料串行输入到主模式QSPI和串行输出从QSPI中
从模式
从配料在主模式下的QSPI串行输出和串行输入到QSPI中
从模式
电源的RAM
电源VCO
电源和返回到MCU
5
2118A–HIREL–03/02
QQ：2880707522 复制
