80C186XL 80C188XL
16位高集成嵌入式处理器
Y
低功率完全静态的版本
80C186 80C188
操作模式
增强模式
DRAM刷新控制单元
省电模式
直接接口80C187
（仅80C186XL ）
兼容模式
NMOS 80186 80188引脚对引脚
更换非Numerics的
应用
集成的功能集
静态模块CPU
时钟发生器
2个独立DMA通道
可编程中断控制器
3可编程16位定时器
动态RAM刷新控制单元
可编程存储器和
外设片选逻辑
可编程等待状态发生器
本地总线控制器
省电模式
系统级测试支持（高
阻抗测试模式）
Y
Y
完全目标代码兼容
与现有的8086 8088软件和
有10个附加说明过
8086 8088
速版本可供选择
25兆赫（ 80C186XL25 80C188XL25 ）
20兆赫（ 80C186XL20 80C188XL20 ）
12兆赫（ 80C186XL12 80C188XL12 ）
直接寻址能力为
1 MB存储器和64 KB的I O
可提供68引脚
塑料有引线芯片载体（ PLCC ）
陶瓷针栅阵列（ PGA ）
陶瓷无引线芯片载体
（ JEDEC A包装）
可提供80引脚
四方扁平封装（ EIAJ ）
收缩四方扁平封装（ SGFP ）
可在扩展温度
RANGE （
b
40℃
a
85 C)
Y
Y
Y
Y
Y
Y
英特尔80C186XL是一个模块化的内核重新实现80C186微处理器，提供更高的速度
和更低的功耗比标准80C186但仍保持100 ％的时钟，用于时钟功能的COM
兼容性封装和管脚也相同
272431-1
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
2002年6月，
版权所有英特尔公司2002年
订单号： 272431-005
80C186XL 80C188XL
16位高集成嵌入式处理器
目录
介绍
80C186XL核心架构
80C186XL时钟发生器
总线接口单元
80C186XL外设
架构
片选就绪生成逻辑
DMA单元
定时器计数器单元
中断控制器
增强模式操作
队列状态模式
DRAM刷新控制单元
省电控制
为80C187数学协处理器接口
（仅80C186XL ）
ONCE测试模式
包装信息
引脚说明
80C186XL 80C188XL引脚
图表
电气规格
绝对最大额定值
DC特定网络阳离子
电源电流
页面
4
4
4
5
5
5
6
6
6
6
6
7
7
7
7
8
8
16
22
22
22
23
目录
AC规格
大周期时序（读周期）
大周期时序（写周期）
大周期时序（中断
确认周期）
软件暂停周期时序
时钟时序
就绪外设和队列状态
计时
复位和保持时序HLDA
AC时序波形
AC特性
交流的说明
符号
降额曲线
80C186XL 80C188XL EXPRESS
80C186XL 80C188XL的执行
计时
指令集汇总
修订历史
勘误表
产品标识
页面
24
24
26
27
28
29
30
31
36
37
39
40
41
41
42
48
48
48
2
80C186XL 80C188XL
(2a)
272431 – 3
272431 – 4
(2b)
注1
XTAL频率
L1的值
20兆赫
12 0
mH
g
20%
25 MHZ
8 2
mH
g
20%
32兆赫
4 7
mH
g
20%
40 MHZ
3 0
mH
g
20%
LC网络使用三分之一时，才需要
泛音晶体
图2振荡器配置（见正文）
介绍
除非特别说明，在所有引用
80C186XL向80C188XL引用
销的80C186XL之间的差异
80C188XL在括号内
下面的功能描述介绍
的80C186XL的80C186XL基础架构
是非常高的集成的16位微处理器它
结合15 - 20中最常见的microproces-的
SOR系统组件到一个芯片上的
80C186XL与兼容的目标代码
8086 8088微处理器，并增加了10个新IN-
梁支类型8086 8088指令集
该80C186XL有两种操作的主要模式
兼容和增强在兼容模式下
80C186XL与NMOS完全兼容
80186除8087支持的恩
hanced模式增加了三个新功能，该系统
设计这些节电控制动态
RAM的刷新和异步Numerics的共
处理器接口（ 80C186XL只）
该80C186XL振荡器电路被设计为
使用，也可以用一个并联谐振基本或
三次泛音晶体模式取决于
频率范围内的应用程序这是用来作为
为80C186XL时基
振荡器的输出是不能直接使用
该80C186XL推荐的石英外
结构示于图2b中。当在使用
第三泛音模式振荡电路是推荐使用
埃德稳定运行或者振荡器
可以从外部源驱动，如图中
图2a
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
两个计数器的内部分歧，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
英特尔建议的水晶SE-以下值
经文参数
温度范围
特殊应用
ESR （等效串联电阻）
60X最大
7 0 pF的最大
C
0
（水晶并联电容）
C
1
（负载电容）
驱动电平
20 pF的
g
2 pF的
2毫瓦最大
80C186XL核心架构
80C186XL时钟发生器
该80C186XL提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器同步和异步
准备输入和复位电路
4
80C186XL 80C188XL
有反应到总线周期的偏移地图256字节
控制寄存器块示于图3中
总线接口单元
该80C186XL提供了一个本地总线控制器
产生的局部总线控制信号除了它
采用HOLD HLDA协议放弃
局部总线与其他总线主控它还提供
可用于使能外部缓冲器输出
并引导和关闭本地数据流
公共汽车
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据
从在读取操作期间的局部总线同步的
和异步就绪输入引脚provid-
ED延长总线周期超出了最低4
州（时钟）
该80C186XL总线控制器还产生两个
控制信号（DEN和DT R）的接口连接到时
外部收发器芯片，此功能允许
除了收发器为简单的缓冲
地址数据复用总线
在复位过程中的局部总线控制器将执行
下面的操作
片选就绪生成逻辑
该80C186XL包含逻辑提供
可编程的片选产生两个MEM-
法制前提和外设此外，它可以
编程，以提供READY （或等待） gen-
关合作它还可以提供锁存地址位A1
和A2片选线活跃于所有的MEM
储器和I O在他们的编程领域的循环
是否由CPU或由产生它们
集成的DMA单元
该80C186XL提供了6个内存芯片选择输出
把3地址区高端内存低
内存和中端存储每一个是provid-
编为高端内存和更低的内存，而4
提供中端存储
OFFSET
搬迁注册
在FEh
DAH
DMA描述符通道1
D0H
驱动DEN RD和WR高一个时钟赛扬
第一百然后把它们飘浮
开车S0- S2为无效状态（全高）和
然后浮
CAH
DMA描述符通道0
C0H
驱动器锁高，然后浮
浮AD0 15 （ AD0 8 ） A16- 19 （ A9- A19 ） BHE
（ RFSH ） DT
开车ALE低
驱动HLDA低
RD QSMD UCS LCS MCS0 PEREQ MCS1
ERROR和测试BUSY引脚具有内部上拉
而RES被施加它们是有源器件EX-
cessive装或某些接地这些引脚
会导致80C186XL进入另一种模式
操作
A8H
片选控制寄存器
A0H
66H
时间2控制寄存器
60H
5EH
时间1控制寄存器
58H
56H
时间0控制寄存器
50H
在队列状态模式RD QSMD结果偏低
UCS和LCS在ONCE模式结果偏低
在EN- TEST BUSY低（高后）结果
hanced模式
3EH
中断控制器寄存器
20H
80C186XL外设
架构
所有80C186XL集成外设是CON-
通过包含在一个接口内的16位寄存器受控
纳尔256字节的控制块的控制块可以是
映射到内存或I O的内部空间
逻辑将认识到控制块地址和重新
图3内部寄存器映射
该80C186XL提供了一个芯片选择名为UCS
对于内存的顶级内存的顶部通常是
用作系统存储器，因为复位后
80C186XL开始在内存位置执行
FFFF0H
5
QQ：2880707522 复制
