T
R
I
Q
U
I
N
T
性S E M I C 0 N D ü （C T） R， I N以下。
TQ8101C
该TQ8101C是SONET / SDH收发器，集成了复用，
解复用， SONET / SDH成帧，时钟合成锁相环（ MDFP ） ，和
环回功能，在一个单片集成电路。履行
与TQ8101C只需要一个简单的外部RC环路滤波器和标准
TTL和ECL电源。为了获得最佳的性能， TQ8101C MDFP
封装在一个68引脚多层陶瓷（ MLC ）表面贴装封装
具有一体CuW组成的散热器。该TQ8101C提供了一个集成
在对于打算用于物理接口溶液的STS- 12 / STM-4
（ 622.08 - Mb / s的）和STS- 3 / STM -1（ 155.52 - Mb / s的）的SONET / SDH系统。
该TQ8101C符合ANSI ， Bellcore实验室，和ITU要求的SONET /
SDH设备。用51.84 MHz的参考时钟，所述锁相环
（PLL），提供77.76兆赫或19.44兆赫的输出为多路转换器和
77.76 - MHz或19.44 - MHz和51.84 MHz的输出信号分离器。
典型的SONET / SDH系统应用的TQ8101C包括：
电信
制品
一百五十五分之六百二十二Mb / s的
SONET / SDH的MDFP
特点
字节宽的复用，
解复用，帧，并
锁相环（ MDFP ）在一个设备中
的选择的STS- 12 / STM-4或
STS-3 / STM-1的传输速率
可配置的主机或从机
基准时钟产生和
PLL旁路外部时钟
77.76 MHz或19.44 MHz的输出
对于多路复用器; 77.76 MHz或
19.44 MHz和51.84 MHz的
输出为多路分解器
外部RC环路滤波器
通过模式三
环回模式增强
诊断申请
帧同步和针对字节
对准解复用器的输出，
符合SONET和SDH
搜索，检测和恢复
框架上外的帧输入
标准TTL和差分或
单端ECL I / O （除TXCK ）
三态输出TTL工厂
电路板可测试性
68针TriQuint的MLC控制-Z
表面贴装封装，
整体散热
传输系统传输卡
交换机和交叉连接的线卡
中继器
ATM物理层接口
测试设备
添加/插复用器
图1.逻辑应用程序
TQ8101C
MDFP
MXDT （ 7：0 ）
DXDT （ 7：0 ）
OOF
MXCK0
DXSYNC
DXCK
O / E RX +
TQ8103
CDR OC- 3或OC- 12
司机
和
激光OC- 3或OC- 12
600
0.68
F
V
EE
PM5312
or
PM5355
STTX
S/UNI-622
TOUT （ 7 ： 0 ）
RIN （ 7 ： 0 ）
OHFP
OOF
TCLK
RIFP
RICLK
CNTL （3 ：0）
8位数据
8位数据
OOF修复*
51.84 MHz的
CMOS振荡器
*联系PMC-Sierra公司的
应用笔记。
双电源供电（ + 5V ， -5.2V ）
低功耗（ 2.3W NOM ）。
有关其他信息和最新的规格，请参阅我们的网站：
www.triquint.com
1
TQ8101C
功能说明
图2示出了TQ8101C的框图
多路转换器，多路分解器，成帧器和PLL时钟
合成器（ MDFP ） 。 TQ8101C的主要目的
是整合的串行和并行转换
有位对齐和时钟的SONET / SDH数据
合成在单个器件中。
复
在MXDT字节宽的输入数据（ 7 ： 0 ）
1
连续
选通到复用器上的上升沿
多路转换器的时钟输出， MXCK （2 ：0）。
2
任何这些
3 MXCK销可以被用作一个参考点
相对定时。 （用于设置见表8 ，保持和歪斜
次。见表1时钟选择的选项。 ）
无论是一个片上时钟合成（见“ PLL时钟
综合“ ）或外部高速多路复用器
时钟， MXHC ，串行输入数据字节。在
正常操作模式下，串行数据然后
缓冲作为TXDT ECL兼容输出。在ECL
输出被提供给传输时钟， TXCK 。
制品
解复用
如示于图4中，多路分解器块转换
在DXDTIN输入的串行数据
3
。字节宽输出
数据呈现在DXDT （ 7 ： 0 ）
4
稍微后
掉落的输出信号分离器的时钟， DXCK的边缘。
（用于设置见表8 ，保持和歪斜次。 ）
解复用器模块还包括时钟分频器
电路，其用于通过多路分解器，以控制
分频8上DXCK输出。该MDFP提供
分频3或分频12的输出， DXRCK 。
（见表1模式选择的选项。 ）
图4解复用器功能块
DXDTIN
DXHSCK
移
注册
并行
注册
DXDT （ 7：0 ）
XFD
OOF
帧检测
与恢复
DXSYNC
1/8
1/2
1/3
RT
1/3
1/2
MUX
DXCK
DXRCK
注意事项：
1. MXDT （0）被定义为至少显著位。
2. MXCK （2 ：0）标称运行在77.76兆赫的STS- 12 / STM-4模式中，
并在19.44兆赫的STS- 3 / STM-1模式。
3.内部信号。参见图5 ， "TQ8101C环回Modes."
4. DXDT （0）被定义为至少显著位。
有关其他信息和最新的规格，请参阅我们的网站：
www.triquint.com
3
SONET / SDH / ATM
电信
TQ8101C
取景
多路分解器块（见图2）包括一
帧检测和恢复模块。不管
在OOF输入信号的状态下，该块需要DXSYNC
高为DXCK的一个周期内，每当它检测到一个
三个“A1”字节模式后面三个“ A2”
字节。
帧恢复受的上升沿启动
OOF的输入信号。恢复过程涉及
搜索了一下旋转满足三“A1” -
用于SONET / SDH的指定的三“A2”字节模式。一旦
找到该模式， DXSYNC变为高电平，位
旋转同步到正确的字节边界。
没有进一步的字节边界作出调整，
不管“A1” - “A2”的指示，除非它们具有
被前面的OOF上升沿。
PLL时钟合成
在PLL使用的单片压控
振荡器具有50至100的典型调谐常数
每伏兆赫上的TUNE输入。这种配置
提供抖动性能优于其他
技术。在一个典型的SONET / SDH应用的
TUNE输入和电荷泵输出IOUT是
连接并连接到V
EE
通过一个600欧姆的电阻
和0.68 μF电容。
环回
该TQ8101C有四个环回模式：正常
（直通） ，设备回送，回送分，
和设备环回。环回模式控制
通过销CNTL （3 ：0）。需要注意的是环回模式时，
不会影响时钟模式的选择锁存和
率。注意， RXCK输入直接连接到
在大多数的环回模式中的TXCK输出（见下文） 。
图5. TQ8101C环回模式
正常
RXDT
RXCK
TXDT
TXCK
DXDTIN
DXHSCK
MXDTOUT
MXHSCK
TXDT
TXCK
设备环回
DXDTIN
DXHSCK
MXDTOUT
MXHSCK
拆分环回
RXDT
RXCK
TXDT
TXCK
DXDTIN
DXHSCK
MXDTOUT
MXHSCK
基金回环
RXDT
RXCK
TXDT
TXCK
DXDTIN
DXHSCK
4
有关其他信息和最新的规格，请参阅我们的网站：
www.triquint.com
TQ8101C
控制
在管脚上的信号CNTL （3 ：0）可被用于控制
时钟速率，时钟模式，环回方案，以及
三态引脚。另外，内部PLL高速时钟
可能被禁用，允许外部时钟源
用在MXHCN和MXHCP引脚。
需要注意的是与非树通常使仅用于
对于V的装置测试
IH
和V
IL
参数。
在上电时或者在初始化期间， CNTL （3）应
被设置为逻辑1。在复位时，所有的内部计数器，
分频器和环回状态，而相位
频率检测器被复位或停用。注意
帧搜索是通过在OOF的上升沿才启动。
SONET / SDH / ATM
电信
表1.工作模式
CNTL （3 ：0）
0h
1h
2h
3h
4h
5h
6h
7h
8h
9h
Ah
Bh
Ch
Dh
Eh
Fh
注释：o
操作模式
RESET
除了DXRCK和莫三态所有TTL输出
NAND树测试所有的TTL输入，除了CNTL （ 3 ： 0 ）
DXRCK三态
帧恢复禁用
设备环回
基金回环
拆分环回
绕道，奴隶，内部VCO禁用， STS- 3速率
绕道，硕士，内部VCO禁用， STS- 3速率
绕道，奴隶，内部VCO禁用， STS- 12速率
绕道，硕士，内部VCO禁用， STS- 12速率
正常的，奴隶，内部VCO启用后， STS- 3速率
正常，主，内部VCO启用后， STS- 3速率
正常的，奴隶，内部VCO启用后， STS- 12速率
正常，主，内部VCO启用后， STS- 12速率
“旁路”是指，以代替内部的发射PLL使用的外部高速时钟。
“正常”是指利用内部发送PLL 。
“康师傅”源于PLL时间从基准51.84 - MHz振荡器输入， MXLRC
“从”源于多路分解器时钟输入， RXCK PLL时间。
有关其他信息和最新的规格，请参阅我们的网站：
www.triquint.com
5
制品
QQ：2881677436 复制
