TPS740xx
www.ti.com
SBVS091A
–
2011年6月
–
经修订的2011年6月
1.5 A ，低电压LDO稳压器与双输入电压
1
特点
小的消耗电流：3 mA最大
输入电压范围：
–
V
IN
： 1.2 V至5.5 V
–
V
BIAS
： 2.9 V至5.5 V
稳定与任何输出电容：
≥
2.2
μF
±1%
初始精度
最大压差电压（V
IN
–
V
OUT
):
300 mV的过温
可调输出电压：低至0.9 V
超快速瞬态响应
出色的线路和负载调节
逻辑控制关断选项
热停机和电流限制
保护
电源8引脚小外形封装
（ MSOP ）和JR S- PAK 封装。
结温范围：
–40°C
至+ 125°C
描述
该TPS740xx是宽的带宽，非常低的压差，
1.5 -A稳压器适用于供电
微处理器。
该TPS740xx采用了偏置输入电源，让很
一个主要的输入电源低电压。主要输入
电源工作在1.2 V至5.5 V的偏置
输入电源的要求在3.0 V至5.5 V
正确的操作。该TPS740xx提供可调
输出电压低至0.9 V.
该TPS740xx需要最小输出的
电容。一个小的2.2 μF的陶瓷电容器
足够的稳定性。
该TPS740xx是采用8引脚MSOP封装的功率
封装和5引脚JR S- PAK 。其工作
北部沿海地区范围
–40°C
至+ 125°C 。
100
90
23
V
DO
(V
IN
-
V
OUT
）（毫伏）
80
70
60
50
40
30
20
10
0
0
0.5
I
OUT
(A)
1.0
-
40
°
C
+125
°
C
应用
图形处理器
PC附加卡
微处理器
低压数字IC
高效率线性电源
开关模式电源电源后稳压
+25
°
C
1.5
V
IN
C
IN
IN
OUT
R
1
TPS74001
FB
R
2
GND
C
OUT
V
OUT
输入输出电压差
V
BIAS
C
BIAS
BIAS
典型应用电路（可调）
1
2
3
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
JR S- PAK是德州仪器的商标。
所有其他商标均为其各自所有者的财产。
版权
2011年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
TPS740xx
SBVS091A
–
2011年6月
–
经修订的2011年6月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。
ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更
容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。
订购信息
(1)
产品
TPS740xx
YYY
V
出（2）
XX
是标称输出电压（例如， 12 = 1.2伏， 15 = 1.5伏， 01 =调节） 。
(3)
YYY
是封装标识。
Z
是包的数量。
(1)
(2)
(3)
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或者访问
器件产品文件夹在
www.ti.com 。
1.2 V提供固定输出电压;最小起订量，可申请。请与工厂联系了解详细信息和可用性。
对于固定的0.9 V工作电压，配合FB至OUT 。
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明） 。
价值
民
电压
当前
静电放电额定值
(3)
(1)
(2)
(3)
IN， BIAS
EN ， FB ， OUT
OUT
人体模型（ HBM ， JESD22- A114A ）
带电器件模型（ CDM ， JESD22- C101B.01 ）
–0.3
–0.3
内部限制
2
500
最大
+6.0
V
BIAS
+ 0.3
(2)
单位
V
V
A
kV
V
强调超越那些在列
绝对最大额定值
可能对器件造成永久性损坏。这些压力额定值
该设备在这些或超出标明的任何其他条件，只有和功能操作不暗示。接触
绝对最大额定条件下长时间可能会影响器件的可靠性。
绝对最大额定值为V
BIAS
+ 0.3 V或6.0 V，以较小者为准。
ESD测试是根据相应的JESD22 JEDEC标准进行。
2
提交文档反馈
产品文件夹链接（ S） ：
TPS740xx
版权
2011年，德州仪器
TPS740xx
www.ti.com
SBVS091A
–
2011年6月
–
经修订的2011年6月
热信息
TPS74001DGK
热公制
(1) (2)
θ
JA
θ
JCtop
θ
JB
ψ
JT
ψ
JB
θ
JCbot
(1)
(2)
(3)
结至环境热阻
(4)
结至外壳（顶部）热阻
结至电路板的热阻
(6)
结至顶部的特征参数
(7)
(5)
TPS74001DPT
(3)
DPT
5针
30.0
15.3
14.4
0.6
14.4
5.8
° C / W
单位
DGK （ 4脚短）
8引脚
136.9
35.3
68.0
0.9
67.8
不适用
(9)
结至电路板的特征参数
(8)
结至外壳（底部）热阻
(4)
(5)
(6)
(7)
(8)
(9)
有关传统和新的热度量的更多信息，请参阅
IC封装热度量
申请报告，
SPRA953A.
此设备基于PCB的覆铜面积的热估计，看
TI PCB热计算器。
为DGK和DPT封装的热数据由基于JEDEC标准的方法热模拟指定的衍生
在JESD51系列。以下假设采用了模拟：
（一） DPT只，裸露焊盘通过8连接到PCB的接地层
×
8 ，通过阵列的热。
（二）我。 DPT ：每个的顶部和底部的铜层具有专用图案为20 ％的铜覆盖。
二。 DGK ：顶部铜层具有5 ％的铜覆盖的专用图案和底部铜层具有另一个decicated
20 ％的铜覆盖模式。
（三） ，这些数据是在一个JEDEC高K （ 2S2P ）板与3英寸的中心产生的，只有一个单一的设备
×
3英寸的覆铜面积。
在自然对流的结点至环境热阻是在一个JEDEC标准，高K板上的模拟获得，如
在JESD51-7指定，在JESD51-2a描述的环境。
通过在包装的顶部模拟冷板试验中得到的结到壳体（顶部）的热阻。没有具体
JEDEC标准测试存在，但密切描述可以在ANSI SEMI标准G30-88被发现。
通过模拟的环境中具有环冷板夹具来控制印刷电路板得到的结到电路板的热阻
温度，如在JESD51-8说明。
结至顶部的特征参数，
ψ
JT
估计装置的结温在实际的系统中，并且被提取
从模拟数据，以获得
θ
JA
使用JESD51-2a描述的方法（第6和7）。
结至电路板的特征参数，
ψ
JB
估计装置的结温在实际的系统中，并且被提取
从模拟数据，以获得
θ
JA
使用JESD51-2a描述的方法（第6和7）。
通过在暴露的（功率）垫模拟冷板试验获得的结到壳体（底部）的热阻。没有具体
JEDEC标准测试存在，但密切描述可以在ANSI SEMI标准G30-88被发现。
版权
2011年，德州仪器
提交文档反馈
产品文件夹链接（ S） ：
TPS740xx
3
TPS740xx
www.ti.com
SBVS091C
–
2011年6月
–
经修订的2011年12月
1.5 A ，低电压LDO稳压器与双输入电压
1
特点
小的消耗电流：3 mA最大
输入电压范围：
–
V
IN
： 1.2 V至6.0 V
–
V
BIAS
： 2.9 V至6.0 V
稳定与任何输出电容：
≥
2.2
μF
±1%
初始精度
最大压差电压（V
IN
–
V
OUT
):
300 mV的过温
可调输出电压：低至0.9 V
超快速瞬态响应
出色的线路和负载调节
逻辑控制关断选项
热停机和电流限制
保护
电源8引脚小外形封装
（ MSOP ）和JR S- PAK 封装。
结温范围：
–40°C
至+ 125°C
描述
该TPS740xx是宽的带宽，非常低的压差，
1.5 -A稳压器适用于供电
微处理器。
该TPS740xx采用了偏置输入电源，让很
一个主要的输入电源低电压。主要输入
供应工作在1.2伏到6.0伏，偏压
输入电源的要求在3.0 V至6.0 V
正确的操作。该TPS740xx提供可调
输出电压低至0.9 V.
该TPS740xx需要最小输出的
电容。一个小的2.2 μF的陶瓷电容器
足够的稳定性。
该TPS740xx是采用8引脚MSOP封装的功率
封装和5引脚JR S- PAK 。其工作
北部沿海地区范围
–40°C
至+ 125°C 。
100
90
23
V
DO
(V
IN
-
V
OUT
）（毫伏）
80
70
60
50
40
30
20
10
0
0
0.5
I
OUT
(A)
1.0
-
40
°
C
+125
°
C
应用
图形处理器
PC附加卡
微处理器
低压数字IC
高效率线性电源
开关模式电源电源后稳压
+25
°
C
1.5
输入输出电压差
V
IN
C
IN
TPS74001
V
BIAS
C
BIAS
BIAS
GND
FB
R
2
IN
OUT
R
1
C
OUT
V
OUT
典型应用电路（可调）
1
2
3
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
JR S- PAK是德州仪器的商标。
所有其他商标均为其各自所有者的财产。
版权
2011年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
TPS740xx
SBVS091C
–
2011年6月
–
经修订的2011年12月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。
ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更
容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。
订购信息
(1)
产品
TPS740xx
YYY
V
出（2）
XX
是标称输出电压（例如， 12 = 1.2伏， 15 = 1.5伏， 01 =调节） 。
(3)
YYY
是封装标识。
Z
是包的数量。
(1)
(2)
(3)
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或者访问
器件产品文件夹在
www.ti.com 。
1.2 V提供固定输出电压;最小起订量，可申请。请与工厂联系了解详细信息和可用性。
对于固定的0.9 V工作电压，配合FB至OUT 。
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明） 。
价值
民
电压
当前
静电放电额定值
(3)
(1)
(2)
(3)
IN， BIAS
EN ， FB ， OUT
OUT
人体模型（ HBM ， JESD22- A114A ）
带电器件模型（ CDM ， JESD22- C101B.01 ）
–0.3
–0.3
内部限制
2
500
最大
+6.5
V
BIAS
+ 0.3
(2)
单位
V
V
A
kV
V
强调超越那些在列
绝对最大额定值
可能对器件造成永久性损坏。这些压力额定值
该设备在这些或超出标明的任何其他条件，只有和功能操作不暗示。接触
绝对最大额定条件下长时间可能会影响器件的可靠性。
绝对最大额定值为V
BIAS
+ 0.3 V或6.0 V，以较小者为准。
ESD测试是根据相应的JESD22 JEDEC标准进行。
2
提交文档反馈
产品文件夹链接（ S） ：
TPS740xx
版权
2011年，德州仪器
TPS740xx
www.ti.com
SBVS091C
–
2011年6月
–
经修订的2011年12月
热信息
TPS74001DGK
热公制
(1) (2)
θ
JA
θ
JCtop
θ
JB
ψ
JT
ψ
JB
θ
JCbot
(1)
(2)
(3)
结至环境热阻
(4)
结至外壳（顶部）热阻
结至电路板的热阻
(6)
结至顶部的特征参数
(7)
(5)
TPS74001DPT
(3)
DPT
5针
30.0
15.3
14.4
0.6
14.4
5.8
° C / W
单位
DGK （ 4脚短）
8引脚
136.9
35.3
68.0
0.9
67.8
不适用
(9)
结至电路板的特征参数
(8)
结至外壳（底部）热阻
(4)
(5)
(6)
(7)
(8)
(9)
有关传统和新的热度量的更多信息，请参阅
IC封装热度量
申请报告，
SPRA953A.
此设备基于PCB的覆铜面积的热估计，看
TI PCB热计算器。
为DGK和DPT封装的热数据由基于JEDEC标准的方法热模拟指定的衍生
在JESD51系列。以下假设采用了模拟：
（一） DPT只，裸露焊盘通过8连接到PCB的接地层
×
8 ，通过阵列的热。
（二）我。 DPT ：每个的顶部和底部的铜层具有专用图案为20 ％的铜覆盖。
二。 DGK ：顶部铜层具有5 ％的铜覆盖的专用图案和底部铜层具有另一个decicated
20 ％的铜覆盖模式。
（三） ，这些数据是在一个JEDEC高K （ 2S2P ）板与3英寸的中心产生的，只有一个单一的设备
×
3英寸的覆铜面积。
在自然对流的结点至环境热阻是在一个JEDEC标准，高K板上的模拟获得，如
在JESD51-7指定，在JESD51-2a描述的环境。
通过在包装的顶部模拟冷板试验中得到的结到壳体（顶部）的热阻。没有具体
JEDEC标准测试存在，但密切描述可以在ANSI SEMI标准G30-88被发现。
通过模拟的环境中具有环冷板夹具来控制印刷电路板得到的结到电路板的热阻
温度，如在JESD51-8说明。
结至顶部的特征参数，
ψ
JT
估计装置的结温在实际的系统中，并且被提取
从模拟数据，以获得
θ
JA
使用JESD51-2a描述的方法（第6和7）。
结至电路板的特征参数，
ψ
JB
估计装置的结温在实际的系统中，并且被提取
从模拟数据，以获得
θ
JA
使用JESD51-2a描述的方法（第6和7）。
通过在暴露的（功率）垫模拟冷板试验获得的结到壳体（底部）的热阻。没有具体
JEDEC标准测试存在，但密切描述可以在ANSI SEMI标准G30-88被发现。
版权
2011年，德州仪器
提交文档反馈
产品文件夹链接（ S） ：
TPS740xx
3
QQ：2881677436 复制
