【TPS56100高效率的DSP电源控制器5 V输入系统SLVS201A - 1999年6月 - 修订】,IC型号TPS56100,TPS56100 PDF资料,TPS56100经销商,ic,电子元器件-51电子网

TPS56100

高效率的DSP电源控制器

5 V输入系统

SLVS201A - 1999年6月 - 修订1999年7月

单通道， 5 -V控制器

大中华区同步整流驱动器

超过90 ％的效率

可用所有常见的DSP供应

电压 - 流行输出电压选项

设置随着项目销

EVM可

理想的应用随着电流范围

从3 A至30 A.

滞环控制技术使快速

瞬态响应 - 非常' C6000或

多个“ C5000应用

低电源电流

- 3 mA的操作

– 90

在待机状态

电源良好输出

28引脚TSSOP使用PowerPad 封装

PWP封装

（ TOP VIEW ）

IOUT

OCP

VHYST

VREFB

VSENSE

ANAGND

SLOWST

BIAS

LODRV

LOHIB

DRVGND

LOWDR

DRV

PWRGD

VP0

VP1

VP2

VP3

VP4

抑制

IOUTLO

LOSENSE

海信

BOOTLO

HIGHDR

BOOT

NC =不连接

描述

该TPS56100是一款高效率同步降压型稳压器可提供精确的

可编程电源电压到低电压的数字信号处理器，如' C6X和' C54x的DSP的。一

内部5位DAC被用于从1.3V的基准电压进行编程以2.6 V.较高的输出电压可以是

使用外部输入电阻分压器来实现。该TPS56100采用快速滞环控制方法

提供了快速的瞬态响应。的传播延迟，从所述比较器的输入到输出驱动器是

应用实例

GND

28 27 26 25 24 23 22 21 20 19 18 17 16 15

PWRGD

IOUTLO

LOSENSE

BOOTLO

HIGHDR

VP4

抑制

BOOT

VP0

VP1

VP2

VP3

海信

VCC

TPS56100

VSENSE

ANAGND

VREFB

VHYST

1.5 V

DRVGND

LOWDR

LOHIB

SLOWST

BIAS

CVDD

LODRV

IOUT

OCP

DRV

DSP

9 10 11 12 13 14

GND

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

使用PowerPad是德州仪器的商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1999年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

TPS56100

高效率的DSP电源控制器

5 V输入系统

SLVS201A - 1999年6月 - 修订1999年7月

描述（续）

小于300纳秒，即使在最大输出电流。过流关断和交叉保护相结合

以消除在输出MOSFET破坏性故障，从而在操作期间保护该处理器。该

slowstart电流源是正比于参考电压，从而消除了slowstart的变异

当更改了输出电压的时序。当输出下降到额定值的93％以上

输出电压， PWRGD将拉动漏极开路输出低电平。过压保护电路将禁止输出驱动器

如果输出电压上升到超过15％以上的额定输出电压。该TPS56100还包括一个

抑制输入来控制电源排序和欠压闭锁从而确保在5 V电源是内

控制器启动之前限制。 2 -A MOSFET驱动器可以并行多个供电的MOSFET驱动

单个或多个DSP和负载电流高达30 A的高边驱动器可以被配置为

以地为参考的驱动程序或浮动自举驱动程序附带的内置自举肖特基二极管。

该TPS56100可在一个28引脚TSSOP PowerPAD封装，从而提高热效率，

消除了笨重的散热片。

可选项

套餐

TSSOP

（ PWP ）

EVM

0 ° C至125°C

TPS561000PWP

TPS56100EVM–128

PWP封装也可以录音和卷轴。如需订购，添加的R

的零件编号（例如， TPS561000PWPR ）的端部。

邮政信箱655303

达拉斯，德克萨斯州75265

功能框图

VCC

VP0

VP1

VP2

VP3

VP4

11111

解码

NOCPU

UVLO

3.6 V

VCC

尖峰脉冲

100毫伏

尖峰脉冲

VOVP

1.15 Vref的

VSENSE

SLOWST

模拟偏置

IVREFB

ANAGND

PWRGD

LOSENSE

IOUTLO海信

抑制

–

关闭

故障

升起

EDGE

延迟

IOUT

我VREFB

邮政信箱655303

达拉斯，德克萨斯州75265

OCP

TPS56100

高效率的DSP电源控制器

5 V输入系统

HIGHDR

VPGD

0.93 Vref的

HIGHIN

类似物

BIAS

–

Slowstart

COMP

BIAS

DRV

–

带隙

关闭

CM过滤器

MUX

和

解码器

VREF

–

BOOT

HIGHDR

SLVS201A - 1999年6月 - 修订1999年7月

+ –

迟滞

环境

迟滞

COMP

关闭

200 k

BOOTLO

LOWDR

DRVGND

LOHIB

LODRV

VP0 VP1 VP2

VP3 VP4 VREFB

VHYST VSENSE

TPS56100

高效率的DSP电源控制器

5 V输入系统

SLVS201A - 1999年6月 - 修订1999年7月

终端功能

终奌站

名字

ANAGND

BIAS

BOOT

BOOTLO

DRV

DRVGND

HIGHDR

海信

号

I / O

模拟地

模拟偏置引脚。该终端必须连接到5V电源电压。一个1 μF陶瓷电容应

连接从BIAS到ANAGND 。

自举。从BOOT连接一个1μF的低ESR电容BOOTLO 。

引导低。连接BOOTLO到高侧和低侧FET的连接点为浮动驱动

配置。连接BOOTLO至PGND接地参考驱动器配置。

驱动偏置的FET驱动器。该终端必须连接到5V电源电压。一个1 μF陶瓷电容

应连接在DRV到DRVGND 。

变频器的接地。地面FET驱动器。连接到FET PWRGND 。

高驱动。输出驱动高侧电源开关FET

高电流感应。跨高侧FET的电流感应，连接到高侧FET的漏极;为

可选电阻感测方案，连接到电源的电流检测电阻器的电源侧放置在一系列

高侧FET的漏极。

禁用驱动信号的MOSFET驱动器。

电流输出。作为跨导通电阻Rds测量（上）的该引脚上的输出电压正比于负载电流

高侧FET的。该引脚上的电压等于2 ×R

DS （ ON）

× IOUT 。

在应用中非常精确的电流

检测是必需的，感测电阻器应连接在输入电源和高侧的漏极之间

场效应管。

电流检测低输出。这是关于LOSENSE销时高侧FET是上的电压。陶瓷

电容器应该从IOUTLO连接到海信保持所感测的电压，而高侧FET的

关闭。电容值范围应该是0.033之间

和0.1

低驱动使能。通常连接到5V。要激活低边FET作为撬棍，拉LODRV低。

低压侧抑制。连接到高侧和低侧FET的连接点，以控制反跨导和

消除直通电流。当撬棍配置模式禁用。

低电流检测。跨高侧FET的电流感应，连接到高侧FET的源极;为

可选电阻感测方案，连接到电流检测电阻的高侧FET的漏极侧串联

高侧FET的漏极。

低驱动。输出驱动同步整流器场效应管

没有连接

过电流保护。电流限制跳闸点设置与IOUT和ANAGND之间的电阻分压器。

电源良好。电源良好信号变为高电平时，输出电压在电压通过VID针脚设置的7％。

漏极开路输出。

慢启动（软启动）。一个电容SLOWST到ANAGND设置slowstart时间。

Slowstart电流= I

VREFB

5 V电源。一个1 μF陶瓷电容应连接在VCC到DRVGND 。

滞后设置引脚。滞后设置与VREFB一个电阻分压器来ANAGND 。

滞后窗口= 2

（ VREFB - VHYST ）

电压编程输入0

电压编程输入1

电压编程输入2

电压编程输入3

电压编程输入4.数字输入，设定转换器的输出电压。对于码型

将输出电压设置位于表1中。在内部被上拉至5V。

从VP网络缓冲基准电压

电压检测输入。成连接到转换器的输出电压总线，以检测和控制输出电压。这是

建议RC低通滤波器连接在这个引脚，以滤除噪声。

描述

抑制

IOUT

IOUTLO

LODRV

LOHIB

LOSENSE

LOWDR

OCP

PWRGD

SLOWST

VHYST

VP0

VP1

VP2

VP3

VP4

VREFB

VSENSE

邮政信箱655303

达拉斯，德克萨斯州75265

TPS56100

高效率的DSP电源控制器

5 V输入系统

SLVS201A - 1999年6月 - 修订1999年7月

详细说明

REF

参考/电压编程（ VP）部分由一个具有温度补偿的带隙基准

和一个5位的电压选择网络。 5 VP端子输入到VP选择网络，并

TTL兼容的输入内部上拉至5 V的VP代码符合英特尔

VRM 8.3 DC- DC转换器

规范

1.8 V和2.6 V之间，以及电压设置，它们是由50 mV的递减，下降到1.3

V时，对于较低的VP设置。电压比V高

REF

可以使用外部电阻分压器来实现。

请参考表1的VP代码设置。 VP网络，V的输出电压

REF

，是中

±1.5%

的

超过1.3 V的VP系列标称设定为2.6 V ，包括0 ° C至+ 125 ° C的结温范围内。

基准/ VP网络的输出间接地引出通过一个缓冲至V

REFB

引脚。电压

在这个引脚将在V的2 ％

REF

。我们不建议开车的负载与V

REFB

比设定另一

迟滞迟滞比较器，因为目前从V画

REFB

设定为充电电流

在slowstart电容。如需更多信息， slowstart部分。

滞回比较器

迟滞比较器调节的同步降压转换器的输出电压。迟滞

通过2个外部电阻设置，并为中心V

REF

。 2个外部电阻形成从V电阻分压器

REFB

到ANAGND ，与输出电压连接至V

HYST

引脚。所述比较器的滞后将等于

向电压的两倍

区别

在V之间

REFB

和V

HYST

销。来自比较器的传播延迟

输入驱动器输出为300毫微秒（最大）。最大滞后设置为60毫伏。

低侧驱动器

低边驱动器设计用于驱动低RDS（ON） N沟道MOSFET 。驱动器的额定电流是

2 A，源和宿。偏置到低侧驱动器从DRV而得。

高侧驱动器

高边驱动器设计用于驱动低RDS（ON） N沟道MOSFET 。驱动器的额定电流是

2 A，源和宿。高侧驱动器可被配置成无论是作为一个接地参考的驱动程序或作为浮动

自举驱动程序。当被配置为浮动驱动，偏置电压提供给驾驶者正在从DRV开发。该

内置自举二极管连接的DRV和BOOT引脚是一个肖特基用于提高驱动效率。

可以引导和DRVGND之间施加的最大电压为30伏。驱动程序可以被引用

通过连接BOOTLO到DRVGND ，以及连接启动到电源接地。

死区时间控制

死区时间控制能够防止直通电流在开关过程中流经主功率FET

转变，积极控制MOSFET驱动器的turnon次。高侧驱动器是不允许

开启，直到栅极驱动电压到低侧FET的是低于2伏;低侧驱动器不能转

上，直到在高侧和低侧FET的结（ VPHASE ）的电压低于2V。

电流检测

电流检测通过采样和保持器两端的电压的高侧功率FET ，而实现

高侧FET的上。采样网络由一个内部85 Ω开关和外部陶瓷抱

电容。保持电容的推荐值为0.033之间

和0.1

内部逻辑控制

样品的turnon和关断/ HOLD开关，使开关没有打开，直到VPHASE电压

转换为高，并且开关断开时的输入高侧驱动器变为低电平。将发生采样

仅当高侧FET被导通电流。在IOUT引脚上的电压等于2倍的感测

高侧电压。在应用中，较高的准确度中的电流检测是必需的，感测电阻器可以

被放置在一系列高侧FET和检测电阻两端的电压可以通过采样

电流感测电路。

邮政信箱655303

达拉斯，德克萨斯州75265