TP3420A ISDN S / T接口设备
初步
1994年7月
TP3420A
ISDN S / T接口设备
概述
该TP3420A是TP3420的增强版本，具有
对升级的功能，以符合新的号码
发布ANSI T1.605-1991和CCITT I- 430 。在初始
电设备与完全向后兼容
TP3420设备，并修改所述固件是唯一
采取的新功能要求。
该TP3420A S接口设备（ SID
）为一个完整
单片收发器的双绞线的数据传输
用户环路。它是建立在国家的先进的1.0 MI-
cron的双金属CMOS工艺制造，并且只有一个要求
+ 5V单电源。在CCITT规定的所有功能recom-
议书I.430 （ 1991）和ANSI T1.605 （ 1991）的ISDN
设置在“S”和“ T”的接口的基本接入，并
该装置可以被配置为操作要么于TE （之三
minal设备），在NT -1或NT- 2（网络终端）
或PABX线路卡或中继卡设备。
截至192 kb的规定在I.430 ，全双工传输/ s是
设置在独立的发送和接收双绞线
采用倒置交替传号反转（ AMI）线路编码。 2
“B”通道，每个64字节/秒，并在16 kb / s的1 “D”通道
可用于用户的数据。此外， TP3420A亲
国际志愿组织的800 B / S “ S1 ” ， “ S2 ” & “Q”复渠道
第1层的维护。
所有I.430布线配置由TP3420A支持
SID ，其中包括“被动车”长达8 TE的分布
200米范围内的低电容电缆，并
点至点和点对星连接到至少
1500米（ 24AWG ） 。自适应接收信号处理
保证在任何标准类型的低误码率
线对常用的网络布线安装中
当用在I.430规定的噪声源的测试。
特点
n
n
n
n
n
n
n
n
n
n
n
n
n
n
2 B + D 4线192 kb / s的收发器
可选TE或NT模式
超过I.430范围：1.5公里处，以点
自适应接收器，用于高噪声抗扰度
自适应和固定时间的选择NT- 1
时钟resynchronizer和弹性缓冲区的NT- 2 / LT
从站从站模式为NT- 2的树干
为SC1 ， SC2和Q广泛的硬件支持
频道消息
双极性违规检测和FECV消息
可选的系统接口格式
微丝
和SCP兼容的串行控制
接口
TP3054 / 7编解码器/滤波器COMBO
兼容性
+ 5V单电源
20引脚封装DIP ， PLCC
应用
同一设备NT ， TE和PBX线卡
点至点的范围延伸1.5千米
点对多点对所有I.430配置
简单的界面：
LAPD处理器MC68302 ， HPC16400
终端适配器MC68302 ， HPC16400
编解码器/滤波器COMBO TP3054 / 7和TP3076
“U”接口设备TP3410
线卡背板 - 无需外部PLL所需
n
在线监控模式的测试设备
n
n
n
n
三州
是美国国家半导体公司的注册商标。
COMBO
， MICROWIRE
和SID
是美国国家半导体公司的商标。
1999美国国家半导体公司
DS009143
www.national.com
引脚说明
名字
FS
a
（续）
描述
名字
CO
描述
控制通道的串行数据输出CMOS
供状态信息。如果未启用
通过CS ，这个输出是三态。
TTL / CMOS时钟输入控制
通道。
片选输入，使
控制信道数据，以在被移动和
出来的时候拉低。高时，该引脚
抑制控制界面。
中断输出，锁存n沟道
这是开漏输出信号
常高的阻抗，并进入低
指示的循环状态的变化
传输系统。
在所有模式下，该引脚在默认情况下是
线路信号检测输出， n沟道
漏极开路输出通常是
高阻抗，但拉低的时候
设备断电和一个接收
检测线的信号。它的目的是为
使用到“唤醒”从微处理器
一个低功率空闲模式。该输出
当该装置处于高阻抗
电。
在此引脚P1
表1
也可以是
编程，以提供备用
功能。看
表1
了解详细信息。
在NT模式和TES模式下，该引脚为
发送帧同步脉冲
TTL / CMOS输入，需要一个正
边来指示活性的起始
信道的时间发送“B”和“D”的
通道数据转换为B
x
。在TEM模式下，
该引脚为数字输出脉冲，其
正指示“ B”的开始
在两个B信道的数据传输
x
和B
r
.
在NT模式和TES模式下，该引脚为
接收帧同步脉冲
TTL / CMOS输入，需要一个正
边来指示活性的起始
该设备的通道时收到“B”
和“D”信道数据从乙
r
。在TEM
模式下，当数字接口格式
1时，此引脚为8位
脉冲其指示活性插槽
数字接口上的B2通道。
该DCKE命令将改变
这个功能引脚。看
表2
为
详细信息。
CCLK
CS
INT
FS
b
（引脚11 ）
LSD/P1
（引脚18 ）
B
x
TTL / CMOS输入为“B”和“D”信道
数据将被发送到该线;必须是
同步的BCLK 。
CMOS输出为“B”和“D”信道
从线路接收到的数据，这是
同步的BCLK 。当不
转移数据，该引脚为三态
.
在TEM模式下，该引脚在默认情况下是
CMOS输出通常是低，
脉冲高电平，表示当前位时代
为“D”的在B信道发送数据
x
输入。它的目的是与被选通
BCLK ，以控制数据从移位
第2层设备到TP3420A发射
缓冲区。
在NT模式下，该引脚在默认情况下是
脉冲输出（ DEN
x
），其发生在
每一个8KHz的帧，并且指示该
D信道数据输入在B的位置
x
引脚。
在TES模式下，该引脚在默认情况下是
输出的同步时钟（SCLK）的
频率由所选的数字
接口格式。这个时钟是
相位锁定至所接收的线路信号，
并且旨在用作BCLK
源。
该引脚在名为P2
表1
也可以是
编程，以提供备用
功能。看
表1
了解详细信息。
L
o
+, L
o
B
r
DEN
x
/p2
（引脚8 ）
AMI传输差分信号输出到
线路变压器。当与使用
2：1的降压变压器，线路信号
符合在输出脉冲掩码
I.430.
接收AMI信号差分输入
从线路变压器。第l
i
“引脚
同时内部电压参考引脚，
而且必须去耦至GND与10
μF电容并联一个0.1 μF
陶瓷电容器。
L
i
+, L
i
注1 ：
水晶规格： 15.36 MHz的并联谐振;
s
≤
150,
C
L
= 20 pF的和C
O
＆ LT ;
7 pF的。
注2 ：
33 pF的包括任何电路板电容。
管脚功能复用
与MICROWIRE命令PINDEF （ B'1110 0 X2 X1 X0 ）
这些引脚引脚信号功能可以改为亲
韦迪复用功能（见
表1
和MICROWIRE
命令
表4）。
“
*
“表示默认引脚功能自动对焦
器设备模式选择。上电默认设置设备模式
是NTA 。
CI
MICROWIRE控制通道的串行数据
TTL / CMOS输入。
3
www.national.com
引脚说明
设备
模式
统
P2 - 8针
功能
DENX
（注3）
SCLK
（续）
8
11
18
其中：
表2中。
引脚数
引脚功能
DTCK
TXD
DRCK
表1.备用引脚功能分配
P1 - 18针
x
2
0
（注3）
1
功能
LSD
环境和自然资源部
SCLK
DENX
TES
DENX
SCLK
（注3）
0
1
（注3）
LSD
环境和自然资源部
SCLK
DENX
NTA
NTF
DENX
（注3）
SCLK
0
（注3）
1
LSD
环境和自然资源部
SCLK
DENX
MMA
DENX
（注3）
SCLK
0
（注3）
1
LSD
环境和自然资源部
SCLK
DENX
PINDEF命令被编码为X'EX （即11100x
2
x
1
x
0
).
注3 ：
后设备模式选择默认的引脚功能。
x
1
, x
0
00
（注3）
01
10
11
00
（注3）
01
10
11
00
（注3）
01
10
11
00
（注3）
01
10
11
DCLK是一个脉冲串的时钟输出旨在被用作
时钟源为一个HDLC设备的发射机。
的TxD是输入被采样的上升沿
活动D信道时隙期间DCLK 。
DRCK是一阵时钟输出，脉冲BCLK 2围
ODS每8 kHz的帧。这个输出被打算用来
作为时钟源为一个HDLC设备的接收器。该
在B处的D信道数据
r
上的下降沿被发送
该DRCK 。
功能说明
设备模式
该TP3420A可被编程到的四个可能的1
模式。对于NT的应用程序中选择NT自适应定时（ NTA ）
所有接线配置，除了短无源总线，用于
其中NT的固定时间（ NTF ）应该被选中。在AP- TE
褶皱，选择TE主模式（ TEM）对器件进行
时钟在数字接口的主（源） ，或者选择
TE从模式（TES）用于数字接口接受
时钟从系统中。
选择这些模式在CON组部分中介绍
控制寄存器中的指令。
POWER- ON装置的状态
以下电源的初次申请时， TP3420A SID
进入断电（去激活）状态，其中所有的
内部电路包括主振荡器无效
并且，除了在线路信号检测低功率状态
电路;线输出L
o
+/L
o
- 处于高阻抗
国家与数字系统接口是无效的。在所有位
控制寄存器电中表示
表1中。
In
NT和TE模式，线路，信号检测电路监测
该行同时该设备掉电，使循环
发送到从任一端开始。
POWER- OFF设备条件
当电源TP3420A被关闭，该线路输出
L
o
+/L
o
- 进入高阻抗状态，因此，如果一个TE的上一
无源总线失去动力的传输阻抗仍然符合
规格，无需任何外部继电器（见AN665的克斯特
最终保护元件） 。接收器的阻抗也
保持规范。
线路编码和帧格式
对于传输，复用传号反转的两个方向
（AMI）与反转的二进制编码的情况下，如示于
图1 。
这种编码规则要求一个二进制1的REP-
由0V高阻抗输出反感，而一个二进制
零是正的或负向的100％表示
占空比脉冲。通常情况下，二进制零轮流polar-
两者均以保持直流平衡线信号。
在TP3420A的SID中使用的帧格式遵循
在I.430定义，并且在所示的CCITT建议
图2中。
每个完整的帧由48位，用线
比特率为192 kb / s的，给人的4 kHz的帧重复率。一
违反了AMI编码规则的用于指示一个帧
4
信号说明
SCLK是在频率的输出同步的时钟SE-
通过数字接口格式进行选择。这个时钟是
相位锁定至所接收的线路信号，并意在
用作BCLK源。
LSD是线路信号输出， n沟道开漏输出
把那通常是高阻抗，但拉低的时候
器件掉电和接收线路信号DE-是
tected 。它的目的是用来“唤醒”一个microproces-
感器从低功率空闲模式。这个输出是高阻
当设备被加电粉刺。
环境和自然资源部是CMOS输出通常是低脉冲高
来表示有效位时间“D”通道接收数据
在乙
r
输出引脚。它的目的是与BCLK被选通到
控制从TP3420A数据的移位接收缓冲器
到第2层设备。
DENX是CMOS输出通常是低脉冲高
来表示有效位时间D信道传输数据，在
在B
x
输入。它的目的是与BCLK ，以控制被选通
数据从第2层设备的移位到TP3420A的
发送缓冲区。在NT模式下，该脉冲出现，每8千赫
帧，并指示D信道数据输入的所述位置
在B
x
引脚。
附加引脚配置
在TEM模式的TP3420A可以被构造成连接
用摩托罗拉二层设备诸如MC68302和
该MC145488 。一个PINDEF （ X'E1 ）命令后跟一个
DCKE （ X'F1 ）命令将改变TP3420A引脚功能
如图
表2中。
PINDEF的其它配置是不
支持。
www.national.com
功能说明
（续）
边界，通过使用0
+
位之后是0
平衡位在 -
dicate一帧的开始，并迫使第一二进制零
以下的平衡位是相同极性的的天平的
ANCE位。
在网络终端（ NT ）的终端设备
（ TE）的传输方向的帧中包含的回声
信道时，E位，它被用来重发为D比特
从TE接收。此帧的最后一个比特被用作
一帧的平衡位。在TE新台币方向，
直流平衡进行针对每个信道，如图所示
in
图2中。
LINE发射部分
差分线路驱动器输出，L
o
+和L
o
- ，是否变形
签约与外部终端驱动变压器重
体管。合适的2 ： 1的变压器，终止50Ω ，结果
在标称750毫伏的PK就行了信号幅值
这完全符合I.430脉冲模板规格
系统蒸发散。当找到一个二进制的1码元的输出提供了一个
高阻抗按照I.430 。当驾驶0+
或O-符号的电压受限的电流源被接通。
短路保护包含在输出级;
过电压保护器从外部要求，参见应用程序
阳离子部分。
线接收部分
1传输：接收输入信号应通过1导出
前，或1：2的变压器相同类型的用于
传输方向。在接收部分的前端是一
连续过滤器，它限制了噪声带宽。要纠正
脉冲的衰减和畸变所引起的传输
在点 - 点线和延长无源总线的应用，
自适应均衡器增强了接收脉冲形状，
从而恢复以最大的一个“平”信道响应
眼开在很宽的电缆衰减蔓延字符
开创性意义。这个均衡器始终处于启用状态时，无论是TE
模式或NT模式自适应采样选择，但显示
体健的短无源总线的应用程序时， NT模式
固定采样选择。自适应阈值电路
最大化信噪比的眼睛在探测器
Tor的所有循环的条件。
在NTF模式接收波特率采样点是固定的厘清
略去到发送波特率时钟。这可确保精确的SAM-
接收到的脉冲与一个被动差分延迟耦
总线，从而延长了短无源总线范围过度
250米低电容电缆。
在NTA和TE模式，接收波特率采样适配
略去。在这些模式中，一个DPLL （数字锁相环）
恢复一个低抖动时钟为重的最佳采样
可察觉的符号。 MCLK的输入提供参考
时钟的DPLL在15.36兆赫。时钟的数字接口
脸定时既可以来自于这个恢复时钟，
在TE模式数字系统主界面，也可以是
从动于外部源，如在一T形接口侧
NT- 2 （TES模式）。在TES和NT模式，重新定时电路
在TP3420A允许MCLK频率为plesio-
异步的（即，自由运行）相对于所述网络
时钟，即8千赫的FS
a
输入。随着对MCLK公差
15.36 MHz振荡器
±
为100ppm ，对所述锁定范围
数字锁相环可以使网络时钟频率偏离到
±
50ppm的标称。
当设备掉电（无论是在初始
加电的设备或使用的PDN命令之后） ，一个
线信号检测电路能够检测的存在
输入的数据，如果远端开始激活循环。该
LSD电路由电（ PUP ）命令禁用。
DS009143-4
图1.倒AMI线路编码规则
5
www.national.com
QQ：2880707522 复制
