TP3054 -X ， TP3057 -X扩展级温度串行接口编解码器/滤波器COMBO系列
2005年3月
TP3054 -X TP3057 -X的
扩展温度串行接口编解码器/滤波器
COMBO
家庭
概述
该TP3054 ， TP3057系列包括μ律和A律
利用A / D和D / A单片PCM编解码器/滤波器
所示转换架构
图1中，
和一个串行PCM
界面。该器件采用美国国家半导体的AD-制造
vanced双层多晶硅CMOS工艺（ microCMOS ） 。
每个设备的编码部分包括一个输入增益
调节放大器，有源RC前置滤波器，它消除了很
高频噪声进入一个开关电容器之前
带通滤波器抑制低于200赫兹以上的信号
3400赫兹。此外，还包括自动调零电路和一个COM
panding编码器进行采样经滤波的信号和烯
它的代码在压扩μ律或A律PCM格式。该
每个设备的解码部分包括不断扩大的
解码器，它从计算重建模拟信号
膨胀性μ律或A律编码，一个低通滤波器，它校正
为罪X / x响应解码器输出的，并拒绝
上述3400 Hz的信号，随后是单端电源
放大器能够驱动低阻抗负载。 DE-的
恶习需要两个1.536兆赫， 1.544 MHz或2.048 MHz的
发送和接收的主时钟，其可以是asynchro-
理性;发送和接收位时钟，它可能改变
64 kHz至2.048兆赫;与发送和接收帧同步
脉冲。帧同步脉冲和PCM数据的定时是
与这两个行业标准格式兼容。
特点
n
-40°C至+ 85°C操作
n
完整的编解码器和过滤系统（ COMBO ）
其中包括：
- 发送的高通和低通滤波
- 接收低通滤波器与罪X / X校正
- 有源RC噪声滤波器
- μ律或A律编码兼容和解码器
- 内部精密电压基准
- 串行I / O接口
- 内部自动调零电路
n
μ律， 16针 - TP3054
n
A律， 16针 - TP3057
n
专为D3 / D4和CCITT应用
n
±
5V操作
n
较低的工作功耗 - 通常是50毫瓦
n
省电待机模式 - 通常为3毫瓦
n
自动断电
n
TTL或CMOS兼容的数字接口
n
最大限度地提高线路接口卡的电路密度
n
双列直插式或PCC表面贴装封装
n
另请参阅AN- 370 ， “技术与设计
编解码器/滤波器电路COMBO “
连接图
塑料芯片载体
双列直插式封装
00867401
00867408
顶视图
订单号TP3057V -X
NS包装数V20A
顶视图
订单号TP3054N -X
NS包装数N16E
订单号TP3054WM -X
NS包装数M16B
COMBO
和TRI -STATE
是美国国家半导体公司的注册商标。
2005美国国家半导体公司
DS008674
www.national.com
TP3054 -X TP3057 -X的
框图
00867402
图1 。
引脚说明
符号
V
BB
GNDA
VF
R
O
V
CC
FS
R
功能
负电源引脚。
V
BB
= 5V
±
5%.
模拟地。所有的信号都
参考这个引脚。
接收功率的模拟输出
放大器。
正电源引脚。
V
CC
= +5V
±
5%.
接收帧同步脉冲，
启用BCLK
R
为PCM数据转移到
D
R
。 FS
R
是8 kHz的脉冲序列。看
图2
和
科幻gure 3
时序细节。
接收数据输入。 PCM数据被移
为D-
R
继FS
R
前缘。
符号
功能
BCLK
R
/ CLKSEL位时钟，将数据移入
R
财政司司长后，
R
前缘。可能会有所不同
从64 kHz到2.048兆赫。
可替换地，可以是一个逻辑输入
它选择1.536兆赫/ 1.544
MHz或2.048兆赫的主时钟
同步模式和BCLK
X
用于
对于发送和接收方向
（见
表1）。
MCLK
R
/ PDN
接收主时钟。必须是1.536
兆赫， 1.544 MHz或2.048兆赫。可能是
异步MCLK
X
但应
是同步的MCLK
X
为了获得最好的
性能。当MCLK
R
is
连接一直保持为低电平， MCLK
X
is
选择所有的内部时序。当
MCLK
R
连接不断的高，
该设备被断电。
D
R
www.national.com
2
TP3054 -X TP3057 -X的
引脚说明
符号
MCLK
X
（续）
功能
传输主时钟。必须是1.536
兆赫， 1.544 MHz或2.048兆赫。可能是
异步MCLK
R
。最好的
性能从实现
同步操作。
发送帧同步脉冲输入，
启用BCLK
X
移出PCM
在三维数据
X
。 FS
X
是8 kHz脉冲
火车，看
图2
和
科幻gure 3
为
时序细节。
该位时钟，移出PCM
在三维数据
X
。可能会有所不同，从64 kHz到
2.048兆赫，但必须是同步的
与MCLK
X
.
三态
PCM数据输出
这是由FS启用
X
.
开漏输出，脉冲低电平
在编码器时隙。
发送输入的模拟输出
放大器。用于外部设定增益。
发送输入的反相输入端
放大器。
发送输入的非反相输入端
放大器。
FS
X
与BCLK的一个固定电平
R
/ CLKSEL针， BCLK
X
会
选择为位时钟为发送和接收
方向。
表1
指示操作的频率
可以选择的，这取决于BCLK的状态
R
/
CLKSEL 。在此同步模式中，比特时钟， BCLK
X
,
可以是从64千赫至2.048兆赫，但必须是同步
与MCLK
X
.
每个FS
X
脉冲开始的编码周期和PCM
从过去的编码周期的数据被移位的出
启用
X
在BCLK的上升沿输出
X
。后8位
时钟周期，三状态D
X
输出被返回到高
阻抗状态。与FS
R
脉冲， PCM数据被锁存
通过D
R
输入在BCLK的下降沿
X
（或BCLK
R
如果正在运行） 。 FS
X
和FS
R
必须是同步的
MCLK
X / R
.
表1.选择主时钟频率
主时钟
BCLK
R
/ CLKSEL
主频
0
1
频率选择
TP3057
2.048兆赫
1.536 MHz或
1.544兆赫
2.048兆赫
1.536 MHz或
1.544兆赫
异步操作
对于异步操作，单独的发射和接收
时钟可以应用。 MCLK
X
和MCLK
R
必须是
2.048兆赫为TP3057 ，或1.536兆赫， 1.544兆赫的
TP3054 ，并且不必是同步的。为了获得最佳的transmis-
锡永性能，但是， MCLK
R
应该是同步的
与MCLK
X
，这是由仅施加静电容易地实现
逻辑电平到MCLK
R
/ PDN引脚。这会自动将
连接MCLK
X
所有内部MCLK
R
功能（参见引脚
说明） 。对于1.544 MHz工作频率，该设备automati-
美云进行补偿的第193个时钟脉冲的每一帧。
FS
X
开始，每个编码周期，并且必须是同步的
与MCLK
X
与BCLK
X
。 FS
R
开始每个解码周期
且必须是同步的BCLK
R
。 BCLK
R
必须是一个
钟，在所示的逻辑电平
表1
是不是在有效
异步模式。 BCLK
X
与BCLK
R
可从操作
64 kHz至2.048兆赫。
短帧同步操作
组合可以利用任何一个短帧同步脉冲或
长帧同步脉冲。刚上电时，该设备
假设一个短帧模式。在这种模式下，两个帧同步
脉冲， FS
X
和FS
R
，必须是一个位时钟周期长，
在规定的时序关系
图2中。
与FS
X
高
BCLK的下降沿期间
X
，下一个上升沿
BCLK
X
能够为D
X
三态输出缓冲器，这将
输出符号位。以下七个上升沿时钟
出剩余的7位和下一个下降沿
禁止对D
X
输出。与FS
R
一个下降沿期间高
BCLK的
R
（ BCLK
X
在同步模式下），下一个落下
BCLK的边缘
R
锁存器中的符号位。以下七个
下降沿锁存器中剩余的7位。所有四个DE-
恶习可以利用短帧同步脉冲同步
或异步操作模式。
TP3054
1.536 MHz或
1.544兆赫
2.048兆赫
BCLK
X
D
X
TS
X
GS
X
VF
X
I
VF
X
I
+
功能说明
上电
当首次加电，上电复位电路，初始
用于表征组合，并将其放在一个掉电状态。所有
非必要的电路被停用和D
X
和VF
R
O
输出被置于高阻抗状态。上电了
装置中，一个逻辑低电平或时钟必须被施加到
MCLK
R
/ PDN引脚
和
FS
X
和/或FS
R
脉冲必须
目前。因此， 2断电控制模式可供选择。
首先是要拔的MCLK
R
/ PDN引脚为高电平;另一种方法是
持有这两个FS
X
和FS
R
不断投入低 - 中
设备将掉电约1毫秒后的最后
FS
X
或FS
R
脉搏。将发生在第一FS的上电
X
or
FS
R
脉搏。三态PCM数据输出，D
X
将保持
在高阻抗状态，直到第二FS
X
脉搏。
同步操作
对于同步操作，相同的主时钟和位
时钟应同时用于发射和接收
方向。在这种模式下，时钟必须被施加到MCLK
X
和MCLK
R
/ PDN端可用作掉电
控制权。在MCLK低水平
R
/ PDN上电设备
和高电平中对设备断电。在任一情况下，
MCLK
X
将被选择作为主时钟的两个所述
发送和接收电路。阿位时钟也必须适用
以BCLK
X
与BCLK
R
/ CLKSEL可以用来选择
适当的内部分隔为1.536 MHz的主时钟，
1.544 MHz或2.048兆赫。对于1.544 MHz的运行，
设备自动补偿193个时钟脉冲
每个帧。
3
www.national.com
TP3054 -X TP3057 -X的
功能说明
长帧同步操作
（续）
使用长帧模式中，帧同步脉冲
FS
X
和FS
R
必须是三个或更多个比特时钟周期长，
在规定的时序关系
网络连接gure 3 。
基于该
发送帧同步， FS
X
，组合会感觉是否
或长或短帧同步脉冲都在使用。 64千赫
操作时，帧同步脉冲必须保持低的
最低160纳秒。对D
X
三态输出缓冲器
用FS的上升沿使能
X
或上升沿
BCLK
X
以后到者为准，而第一位时钟输出
为符号位。以下七个BCLK
X
上升沿时钟
出剩余的7位。对D
X
输出被禁止
下降BCLK
X
边之后的第八个上升沿，或者由
FS
X
变低，后者为准。在上升沿
接收帧同步脉冲， FS
R
，将导致PCM数据在
D
R
在BCLK的下八下降沿被锁存
R
（ BCLK
X
在同步模式）。所有四款器件可利用
长帧同步脉冲在同步或异步
模式。
在应用中的最低位比特用于信令，用
FS
R
2位时钟周期长，解码器将解释
失去了LSB为“
1
2
“以减少噪声和失真。
发射部分
发送部分输入是一个运算放大器以
规定使用两个外部电阻来调节增益，
SEE
图4中。
低噪声和高带宽允许的收益
在整个音频频带超过20dB实现。
运算放大器驱动，包括RC有源的单位增益滤波器
预过滤器，后面跟着一个八阶开关电容
带通滤波器，时钟频率为256千赫。这个滤波器的输出端
直接驱动编码器的采样和保持电路。 A / D转换
根据μ律（ TP3054 ）或A律是扩型
（ TP3057 ）编码规范。精密基准电压源
修剪在制造以提供一个输入过载
(t
最大
）标称2.5V峰值（见表变速器
特性） 。在FS
X
帧同步脉冲控制
采样滤波器的输出，然后将逐次
逼近编码周期的开始。的8位的代码然后被
装入缓冲器和移出到D
X
在下一
FS
X
脉搏。总的编码延迟将大致
165微秒（由于发射滤波器）加上125微秒（因式编码
荷兰国际集团延迟） ，总共290微秒。由于任何偏移电压
过滤器或比较器是由符号位集成取消。
接收部分
接收部分由一个扩大其DAC
驱动时钟的第五阶开关电容低通滤波器
在256千赫。该解码器是A律（ TP3057 ）和μ律
（ TP3054 ）和5阶低通滤波器校正罪
X / X的衰减，由于8 kHz的采样/保持。该过滤器是
然后是二阶RC有源后置滤波器/电源
放大器能够驱动600Ω负载的7.2级
dBm的。接收部分是单位增益。一旦发生
FS的
R
，在D中的数据
R
输入的时钟在在下降
接下来的8 BCLK的边缘
R
（ BCLK
X
）时期。在结束时
该解码器的时隙时，解码周期开始时，为10μs
稍后在解码器DAC输出被更新。总的解码器
延迟
10
微秒（解码器更新），加上110微秒（滤波器延迟）
加上62.5微秒（
1
2
帧） ，这给了约180微秒。
www.national.com
4
TP3054 -X TP3057 -X的
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
V
CC
到GNDA
V
BB
到GNDA
电压在任何模拟输入
或输出
7V
7V
V
CC
+ 0.3V至V
BB
0.3V
电压在任何数字输入或
产量
工作温度范围
存储温度范围
焊接温度
（焊接， 10秒）
300C
V
CC
+ 0.3V至GNDA - 0.3V
-55 ° C至+ 125°C
-65 ° C至+ 150°C
电气特性
除非另有说明，限制打印
胆大
字符是保证V
CC
= +5.0V
±
5%, V
BB
= 5.0V
±
5%; T
A
=
-40°C至+ 85°C用在T 100 ％电气测试的相关性
A
= 25℃。所有其他限制是由与其它的相关性保证
生产测试和/或产品的设计和表征。所有信号参考GNDA 。标准结构在V指定
CC
=
+5.0V, V
BB
= -5.0V ，T
A
= 25C.
符号
数字接口
V
IL
V
IH
V
OL
输入低电压
输入高电压
输出低电压
D
X
, I
L
= 3.2毫安
SIG
R
, I
L
= 1.0毫安
TS
X
, I
L
= 3.2毫安，漏极开路
V
OH
I
IL
I
IH
I
OZ
输出高电压
输入低电平电流
输入高电流
输出电流高阻抗
国家（ TRI- STATE ）
与发送输入放大器模拟接口（所有器件）
I
I
XA
R
I
XA
R
O
XA
R
L
XA
C
L
XA
V
O
XA
A
V
XA
F
U
XA
V
OS
XA
V
CM
XA
PSRRXA
R
O
RF
R
L
RF
C
L
RF
VOS
R
O
I
CC
0
I
BB
0
I
CC
1
I
BB
1
输入漏电流
输入阻抗
输出电阻
负载电阻
负载电容
输出动态范围
电压增益
单位增益带宽
失调电压
共模电压
电源抑制比
输出电阻
负载电阻
负载电容
直流输出失调电压
掉电电流
掉电电流
电（有源）电流
电（有源）电流
无负载（注2 ）
无负载（注2 ）
无负载（ -40℃至85℃）
无负载（ -40℃至85℃）
200
0.65
0.01
5.0
5.0
CMRRXA
＆ GT ;
60分贝
直流测试
直流测试
销VF
R
O
VF
R
O=
±
2.5V
600
500
200
2.0
0.33
11.0
11.0
-2.5V≤V≤ + 2.5V ， VF
X
I
+
或VF
X
I
-2.5V≤V≤ + 2.5V ， VF
X
I
+
或VF
X
I
闭环，单位增益
GS
X
GS
X
GS
X
, R
L
≥
10 k
VF
X
I
+
以GS
X
2.8
5000
1
20
2.5
60
60
1
3
2
20
2.5
10
50
2.8
200
10
1
3
200
nA
M
k
pF
V
V/V
兆赫
mV
V
dB
dB
pF
mV
mA
mA
mA
mA
D
X
, I
H
= -3.2毫安
SIG
R
, I
H
= -1.0毫安
GNDA≤V
IN
≤V
IL
，所有数字输入
V
IH
≤V
IN
≤V
CC
D
X
， GNDA≤V
O
≤V
CC
2.4
2.4
10
10
10
10
10
10
2.2
0.4
0.4
0.4
0.6
V
V
V
V
V
V
V
A
A
A
参数
条件
民
典型值
最大
单位
CMRRXA共模抑制比
模拟接口，接收滤波器（所有器件）
功耗（所有器件）
注1 ：
“绝对最大额定值”，表示以后可能会损坏设备的限制。工作额定值表明条件，该设备是
功能，但不保证特定的性能极限。
注2 ：
I
CC0
我
BB0
经过第一次实现开机状态下测得的。
5
www.national.com
TP3054 -X ， TP3057 -X扩展级温度串行接口编解码器/滤波器COMBO系列
2005年3月
TP3054 -X TP3057 -X的
扩展温度串行接口编解码器/滤波器
COMBO
家庭
概述
该TP3054 ， TP3057系列包括μ律和A律
利用A / D和D / A单片PCM编解码器/滤波器
所示转换架构
图1中，
和一个串行PCM
界面。该器件采用美国国家半导体的AD-制造
vanced双层多晶硅CMOS工艺（ microCMOS ） 。
每个设备的编码部分包括一个输入增益
调节放大器，有源RC前置滤波器，它消除了很
高频噪声进入一个开关电容器之前
带通滤波器抑制低于200赫兹以上的信号
3400赫兹。此外，还包括自动调零电路和一个COM
panding编码器进行采样经滤波的信号和烯
它的代码在压扩μ律或A律PCM格式。该
每个设备的解码部分包括不断扩大的
解码器，它从计算重建模拟信号
膨胀性μ律或A律编码，一个低通滤波器，它校正
为罪X / x响应解码器输出的，并拒绝
上述3400 Hz的信号，随后是单端电源
放大器能够驱动低阻抗负载。 DE-的
恶习需要两个1.536兆赫， 1.544 MHz或2.048 MHz的
发送和接收的主时钟，其可以是asynchro-
理性;发送和接收位时钟，它可能改变
64 kHz至2.048兆赫;与发送和接收帧同步
脉冲。帧同步脉冲和PCM数据的定时是
与这两个行业标准格式兼容。
特点
n
-40°C至+ 85°C操作
n
完整的编解码器和过滤系统（ COMBO ）
其中包括：
- 发送的高通和低通滤波
- 接收低通滤波器与罪X / X校正
- 有源RC噪声滤波器
- μ律或A律编码兼容和解码器
- 内部精密电压基准
- 串行I / O接口
- 内部自动调零电路
n
μ律， 16针 - TP3054
n
A律， 16针 - TP3057
n
专为D3 / D4和CCITT应用
n
±
5V操作
n
较低的工作功耗 - 通常是50毫瓦
n
省电待机模式 - 通常为3毫瓦
n
自动断电
n
TTL或CMOS兼容的数字接口
n
最大限度地提高线路接口卡的电路密度
n
双列直插式或PCC表面贴装封装
n
另请参阅AN- 370 ， “技术与设计
编解码器/滤波器电路COMBO “
连接图
塑料芯片载体
双列直插式封装
00867401
00867408
顶视图
订单号TP3057V -X
NS包装数V20A
顶视图
订单号TP3054N -X
NS包装数N16E
订单号TP3054WM -X
NS包装数M16B
COMBO
和TRI -STATE
是美国国家半导体公司的注册商标。
2005美国国家半导体公司
DS008674
www.national.com
TP3054 -X TP3057 -X的
框图
00867402
图1 。
引脚说明
符号
V
BB
GNDA
VF
R
O
V
CC
FS
R
功能
负电源引脚。
V
BB
= 5V
±
5%.
模拟地。所有的信号都
参考这个引脚。
接收功率的模拟输出
放大器。
正电源引脚。
V
CC
= +5V
±
5%.
接收帧同步脉冲，
启用BCLK
R
为PCM数据转移到
D
R
。 FS
R
是8 kHz的脉冲序列。看
图2
和
科幻gure 3
时序细节。
接收数据输入。 PCM数据被移
为D-
R
继FS
R
前缘。
符号
功能
BCLK
R
/ CLKSEL位时钟，将数据移入
R
财政司司长后，
R
前缘。可能会有所不同
从64 kHz到2.048兆赫。
可替换地，可以是一个逻辑输入
它选择1.536兆赫/ 1.544
MHz或2.048兆赫的主时钟
同步模式和BCLK
X
用于
对于发送和接收方向
（见
表1）。
MCLK
R
/ PDN
接收主时钟。必须是1.536
兆赫， 1.544 MHz或2.048兆赫。可能是
异步MCLK
X
但应
是同步的MCLK
X
为了获得最好的
性能。当MCLK
R
is
连接一直保持为低电平， MCLK
X
is
选择所有的内部时序。当
MCLK
R
连接不断的高，
该设备被断电。
D
R
www.national.com
2
TP3054 -X TP3057 -X的
引脚说明
符号
MCLK
X
（续）
功能
传输主时钟。必须是1.536
兆赫， 1.544 MHz或2.048兆赫。可能是
异步MCLK
R
。最好的
性能从实现
同步操作。
发送帧同步脉冲输入，
启用BCLK
X
移出PCM
在三维数据
X
。 FS
X
是8 kHz脉冲
火车，看
图2
和
科幻gure 3
为
时序细节。
该位时钟，移出PCM
在三维数据
X
。可能会有所不同，从64 kHz到
2.048兆赫，但必须是同步的
与MCLK
X
.
三态
PCM数据输出
这是由FS启用
X
.
开漏输出，脉冲低电平
在编码器时隙。
发送输入的模拟输出
放大器。用于外部设定增益。
发送输入的反相输入端
放大器。
发送输入的非反相输入端
放大器。
FS
X
与BCLK的一个固定电平
R
/ CLKSEL针， BCLK
X
会
选择为位时钟为发送和接收
方向。
表1
指示操作的频率
可以选择的，这取决于BCLK的状态
R
/
CLKSEL 。在此同步模式中，比特时钟， BCLK
X
,
可以是从64千赫至2.048兆赫，但必须是同步
与MCLK
X
.
每个FS
X
脉冲开始的编码周期和PCM
从过去的编码周期的数据被移位的出
启用
X
在BCLK的上升沿输出
X
。后8位
时钟周期，三状态D
X
输出被返回到高
阻抗状态。与FS
R
脉冲， PCM数据被锁存
通过D
R
输入在BCLK的下降沿
X
（或BCLK
R
如果正在运行） 。 FS
X
和FS
R
必须是同步的
MCLK
X / R
.
表1.选择主时钟频率
主时钟
BCLK
R
/ CLKSEL
主频
0
1
频率选择
TP3057
2.048兆赫
1.536 MHz或
1.544兆赫
2.048兆赫
1.536 MHz或
1.544兆赫
异步操作
对于异步操作，单独的发射和接收
时钟可以应用。 MCLK
X
和MCLK
R
必须是
2.048兆赫为TP3057 ，或1.536兆赫， 1.544兆赫的
TP3054 ，并且不必是同步的。为了获得最佳的transmis-
锡永性能，但是， MCLK
R
应该是同步的
与MCLK
X
，这是由仅施加静电容易地实现
逻辑电平到MCLK
R
/ PDN引脚。这会自动将
连接MCLK
X
所有内部MCLK
R
功能（参见引脚
说明） 。对于1.544 MHz工作频率，该设备automati-
美云进行补偿的第193个时钟脉冲的每一帧。
FS
X
开始，每个编码周期，并且必须是同步的
与MCLK
X
与BCLK
X
。 FS
R
开始每个解码周期
且必须是同步的BCLK
R
。 BCLK
R
必须是一个
钟，在所示的逻辑电平
表1
是不是在有效
异步模式。 BCLK
X
与BCLK
R
可从操作
64 kHz至2.048兆赫。
短帧同步操作
组合可以利用任何一个短帧同步脉冲或
长帧同步脉冲。刚上电时，该设备
假设一个短帧模式。在这种模式下，两个帧同步
脉冲， FS
X
和FS
R
，必须是一个位时钟周期长，
在规定的时序关系
图2中。
与FS
X
高
BCLK的下降沿期间
X
，下一个上升沿
BCLK
X
能够为D
X
三态输出缓冲器，这将
输出符号位。以下七个上升沿时钟
出剩余的7位和下一个下降沿
禁止对D
X
输出。与FS
R
一个下降沿期间高
BCLK的
R
（ BCLK
X
在同步模式下），下一个落下
BCLK的边缘
R
锁存器中的符号位。以下七个
下降沿锁存器中剩余的7位。所有四个DE-
恶习可以利用短帧同步脉冲同步
或异步操作模式。
TP3054
1.536 MHz或
1.544兆赫
2.048兆赫
BCLK
X
D
X
TS
X
GS
X
VF
X
I
VF
X
I
+
功能说明
上电
当首次加电，上电复位电路，初始
用于表征组合，并将其放在一个掉电状态。所有
非必要的电路被停用和D
X
和VF
R
O
输出被置于高阻抗状态。上电了
装置中，一个逻辑低电平或时钟必须被施加到
MCLK
R
/ PDN引脚
和
FS
X
和/或FS
R
脉冲必须
目前。因此， 2断电控制模式可供选择。
首先是要拔的MCLK
R
/ PDN引脚为高电平;另一种方法是
持有这两个FS
X
和FS
R
不断投入低 - 中
设备将掉电约1毫秒后的最后
FS
X
或FS
R
脉搏。将发生在第一FS的上电
X
or
FS
R
脉搏。三态PCM数据输出，D
X
将保持
在高阻抗状态，直到第二FS
X
脉搏。
同步操作
对于同步操作，相同的主时钟和位
时钟应同时用于发射和接收
方向。在这种模式下，时钟必须被施加到MCLK
X
和MCLK
R
/ PDN端可用作掉电
控制权。在MCLK低水平
R
/ PDN上电设备
和高电平中对设备断电。在任一情况下，
MCLK
X
将被选择作为主时钟的两个所述
发送和接收电路。阿位时钟也必须适用
以BCLK
X
与BCLK
R
/ CLKSEL可以用来选择
适当的内部分隔为1.536 MHz的主时钟，
1.544 MHz或2.048兆赫。对于1.544 MHz的运行，
设备自动补偿193个时钟脉冲
每个帧。
3
www.national.com
TP3054 -X TP3057 -X的
功能说明
长帧同步操作
（续）
使用长帧模式中，帧同步脉冲
FS
X
和FS
R
必须是三个或更多个比特时钟周期长，
在规定的时序关系
网络连接gure 3 。
基于该
发送帧同步， FS
X
，组合会感觉是否
或长或短帧同步脉冲都在使用。 64千赫
操作时，帧同步脉冲必须保持低的
最低160纳秒。对D
X
三态输出缓冲器
用FS的上升沿使能
X
或上升沿
BCLK
X
以后到者为准，而第一位时钟输出
为符号位。以下七个BCLK
X
上升沿时钟
出剩余的7位。对D
X
输出被禁止
下降BCLK
X
边之后的第八个上升沿，或者由
FS
X
变低，后者为准。在上升沿
接收帧同步脉冲， FS
R
，将导致PCM数据在
D
R
在BCLK的下八下降沿被锁存
R
（ BCLK
X
在同步模式）。所有四款器件可利用
长帧同步脉冲在同步或异步
模式。
在应用中的最低位比特用于信令，用
FS
R
2位时钟周期长，解码器将解释
失去了LSB为“
1
2
“以减少噪声和失真。
发射部分
发送部分输入是一个运算放大器以
规定使用两个外部电阻来调节增益，
SEE
图4中。
低噪声和高带宽允许的收益
在整个音频频带超过20dB实现。
运算放大器驱动，包括RC有源的单位增益滤波器
预过滤器，后面跟着一个八阶开关电容
带通滤波器，时钟频率为256千赫。这个滤波器的输出端
直接驱动编码器的采样和保持电路。 A / D转换
根据μ律（ TP3054 ）或A律是扩型
（ TP3057 ）编码规范。精密基准电压源
修剪在制造以提供一个输入过载
(t
最大
）标称2.5V峰值（见表变速器
特性） 。在FS
X
帧同步脉冲控制
采样滤波器的输出，然后将逐次
逼近编码周期的开始。的8位的代码然后被
装入缓冲器和移出到D
X
在下一
FS
X
脉搏。总的编码延迟将大致
165微秒（由于发射滤波器）加上125微秒（因式编码
荷兰国际集团延迟） ，总共290微秒。由于任何偏移电压
过滤器或比较器是由符号位集成取消。
接收部分
接收部分由一个扩大其DAC
驱动时钟的第五阶开关电容低通滤波器
在256千赫。该解码器是A律（ TP3057 ）和μ律
（ TP3054 ）和5阶低通滤波器校正罪
X / X的衰减，由于8 kHz的采样/保持。该过滤器是
然后是二阶RC有源后置滤波器/电源
放大器能够驱动600Ω负载的7.2级
dBm的。接收部分是单位增益。一旦发生
FS的
R
，在D中的数据
R
输入的时钟在在下降
接下来的8 BCLK的边缘
R
（ BCLK
X
）时期。在结束时
该解码器的时隙时，解码周期开始时，为10μs
稍后在解码器DAC输出被更新。总的解码器
延迟
10
微秒（解码器更新），加上110微秒（滤波器延迟）
加上62.5微秒（
1
2
帧） ，这给了约180微秒。
www.national.com
4
TP3054 -X TP3057 -X的
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
V
CC
到GNDA
V
BB
到GNDA
电压在任何模拟输入
或输出
7V
7V
V
CC
+ 0.3V至V
BB
0.3V
电压在任何数字输入或
产量
工作温度范围
存储温度范围
焊接温度
（焊接， 10秒）
300C
V
CC
+ 0.3V至GNDA - 0.3V
-55 ° C至+ 125°C
-65 ° C至+ 150°C
电气特性
除非另有说明，限制打印
胆大
字符是保证V
CC
= +5.0V
±
5%, V
BB
= 5.0V
±
5%; T
A
=
-40°C至+ 85°C用在T 100 ％电气测试的相关性
A
= 25℃。所有其他限制是由与其它的相关性保证
生产测试和/或产品的设计和表征。所有信号参考GNDA 。标准结构在V指定
CC
=
+5.0V, V
BB
= -5.0V ，T
A
= 25C.
符号
数字接口
V
IL
V
IH
V
OL
输入低电压
输入高电压
输出低电压
D
X
, I
L
= 3.2毫安
SIG
R
, I
L
= 1.0毫安
TS
X
, I
L
= 3.2毫安，漏极开路
V
OH
I
IL
I
IH
I
OZ
输出高电压
输入低电平电流
输入高电流
输出电流高阻抗
国家（ TRI- STATE ）
与发送输入放大器模拟接口（所有器件）
I
I
XA
R
I
XA
R
O
XA
R
L
XA
C
L
XA
V
O
XA
A
V
XA
F
U
XA
V
OS
XA
V
CM
XA
PSRRXA
R
O
RF
R
L
RF
C
L
RF
VOS
R
O
I
CC
0
I
BB
0
I
CC
1
I
BB
1
输入漏电流
输入阻抗
输出电阻
负载电阻
负载电容
输出动态范围
电压增益
单位增益带宽
失调电压
共模电压
电源抑制比
输出电阻
负载电阻
负载电容
直流输出失调电压
掉电电流
掉电电流
电（有源）电流
电（有源）电流
无负载（注2 ）
无负载（注2 ）
无负载（ -40℃至85℃）
无负载（ -40℃至85℃）
200
0.65
0.01
5.0
5.0
CMRRXA
＆ GT ;
60分贝
直流测试
直流测试
销VF
R
O
VF
R
O=
±
2.5V
600
500
200
2.0
0.33
11.0
11.0
-2.5V≤V≤ + 2.5V ， VF
X
I
+
或VF
X
I
-2.5V≤V≤ + 2.5V ， VF
X
I
+
或VF
X
I
闭环，单位增益
GS
X
GS
X
GS
X
, R
L
≥
10 k
VF
X
I
+
以GS
X
2.8
5000
1
20
2.5
60
60
1
3
2
20
2.5
10
50
2.8
200
10
1
3
200
nA
M
k
pF
V
V/V
兆赫
mV
V
dB
dB
pF
mV
mA
mA
mA
mA
D
X
, I
H
= -3.2毫安
SIG
R
, I
H
= -1.0毫安
GNDA≤V
IN
≤V
IL
，所有数字输入
V
IH
≤V
IN
≤V
CC
D
X
， GNDA≤V
O
≤V
CC
2.4
2.4
10
10
10
10
10
10
2.2
0.4
0.4
0.4
0.6
V
V
V
V
V
V
V
A
A
A
参数
条件
民
典型值
最大
单位
CMRRXA共模抑制比
模拟接口，接收滤波器（所有器件）
功耗（所有器件）
注1 ：
“绝对最大额定值”，表示以后可能会损坏设备的限制。工作额定值表明条件，该设备是
功能，但不保证特定的性能极限。
注2 ：
I
CC0
我
BB0
经过第一次实现开机状态下测得的。
5
www.national.com
QQ：2880707522 复制
