www.ti.com
TMS320VC5502
定点数字信号处理器
SPRS166H - 2001年4月 - 修订2004年11月
3.11.7
3.12
怠速控制和状态寄存器
............................................................................
79
4
5
.............................................................................................
87
3.12.1通用I / O端口
......................................................................................
87
3.12.2并行端口通用I / O( PGPIO )
.................................................................
89
3.13外部总线控制寄存器
............................................................................................
95
3.13.1外部总线控制寄存器( XBCR )
.......................................................................
97
3.14个内部端口和系统寄存器
....................................................................................
98
3.14.1 XPORT接口
................................................................................................
98
3.14.2 DPORT接口
...............................................................................................
100
3.14.3 IPORT接口
................................................................................................
102
3.14.4系统配置寄存器( CONFIG )
..................................................................
103
3.14.5超时控制寄存器( TOCR )
..........................................................................
104
3.15 CPU存储器映射寄存器
.......................................................................................
105
3.16外设寄存器
......................................................................................................
107
3.17中断
...................................................................................................................
120
3.17.1 IFR和IER寄存器
.......................................................................................
121
3.17.2中断时序
................................................................................................
122
3.17.3中断确认
.........................................................................................
122
3.18通知关于TCK
..................................................................................................
123
支持
...........................................................................................................................
125
4.1
通知关于JTAG ( IEEE 1149.1 )边界扫描测试能力
.......................................
125
4.1.1
对于边界扫描测试的初始化要求
......................................................
125
4.1.2
边界扫描描述语言( BSDL )模式
....................................................
125
4.2
文档支持
..................................................................................................
125
4.3
设备和开发支持工具命名
..............................................................
126
特定网络阳离子
..................................................................................................................
127
5.1
电气规格
..................................................................................................
127
通用I / O( GPIO )
5.2
5.3
5.4
5.5
5.6
绝对最大额定值在工作温度范围
(除非另有说明)
...............................................................................................
127
推荐工作条件
..................................................................................
127
电气特性在推荐的工作温度范围
(除非另有说明)
...............................................................................................
128
时序参数符号
...........................................................................................
129
5.7
5.8
5.9
5.10
5.11
5.12
.............................................................................................................
5.6.1
内部系统振荡器和外部晶体
...........................................................
5.6.2
布局的注意事项
.........................................................................................
5.6.3
时钟发生器在旁路模式( APLL禁用)
......................................................
5.6.4
时钟发生器在锁定模式( APLL合成已启用)
.............................................
5.6.5
EMIF时钟选项
...........................................................................................
内存时序
..........................................................................................................
5.7.1
异步内存时序
..............................................................................
5.7.2
可编程同步接口时序
...........................................................
5.7.3
同步DRAM时序
.................................................................................
HOLD / HOLDA时序
..................................................................................................
复位时序
.............................................................................................................
外部中断和中断应答( IACK )时序
.....................................................
XF计时
.................................................................................................................
通用输入/输出( GPIOx )时序
.....................................................................
时钟选项
目录
130
130
131
132
133
134
136
136
139
142
147
148
150
151
152
5