TMS44400 , TMS44400P , TMS46400 , TMS46400P
1048576 - WORD 4位
动态随机存取存储器
SMHS562C - 1995年5月 - 修订1996年11月
手术
增强的页面模式
增强的页面模式操作允许更快的存储器存取通过保持相同的行地址而
选择随机列地址。时间为行地址建立和保持和地址复用的
消除了。列的可访问由最大的RAS低所确定的最大数
时间和所用的CAS页循环时间。最小CAS页周期时间,指定的所有1024列
列地址A0到A9可以在不干预RAS周期进行访问。
不同于传统的页面模式的DRAM中,列地址缓冲器在该装置中被上落下激活
RAS的边缘。该缓冲器充当透明或流过锁存器而CAS是高的。 CAS的下降沿
锁存的列地址。此功能允许TMS4x400在更高的数据带宽比操作
常规的页面模式部分,因为数据检索只要列地址是有效的,而不是开始
当CAS变为低电平。这种性能的提高被称为增强的页面模式。有效
列地址可以后立即行地址保持时间已经满足,通常是良好的呈现
预先CAS的下降沿。在这种情况下,吨后得到的数据
CAC
中科院最大(访问时间
低)如果T
AA
最大(从列地址访问时间)已被满足。在事件列地址
为下一个周期是有效的,在该时间CAS变高时,下一个周期的存取时间是由后来确定
发生的t
CAC
(存取权限时,从CAS低)或T
注册会计师
(从柱预充电访问时间)。
地址( A0 - A9 )
20位地址位的解码需要的1 048 576的存储单元的位置的任何一个。十行地址
位被设置在输入A0到A9和锁存到由RAS芯片。的10列地址位被设置
起来A0到A9和锁存到中科院的芯片。所有的地址必须是稳定的或下落之前
RAS和CAS的边缘。 RAS类似于一个芯片使能,因为它激活的读出放大器,以及
行解码器。 CAS号被用作芯片选择,激活输出缓冲器,以及锁存地址位成
列地址缓存器。
写使能( W)
在读或写操作模式是通过W输入选择。 W上的逻辑高电平选择读模式和逻辑低
选择写入模式。 W能够从标准TTL电路( TMS44400 / P)或低电压TTL电路来驱动
( TMS46400 / P)没有上拉电阻。当选择了阅读模式的数据输入被禁用。当W
变为低电平之前, CAS号(早期写) ,数据输出保持在高阻抗状态的整个周期,允许
写操作的独立操作环境的状态。这使得早期的写操作来完成与OE
接地。
输入/输出数据( DQ1 - DQ4 )
数据输出是相同的极性,在数据的输出是在高阻抗(浮动)的状态,直到CAS和参考
被拉低。在一个读周期中,输出变为有效后,所有的存取时间是满意的。输出保持
有效而CAS和OE是低电平。 CAS或OE变高回报的输出为高阻抗状态。这是
通过将OE高才能应用数据,满足OE数据延迟保持时间(t完成
OED
).
输出使能( OE )
OE控制所述输出缓冲器的阻抗。当OE为高电平时,缓冲器保持在高阻抗
状态。在一个正常的周期使OE为低电平激活的输出缓冲器,将它们在低阻抗
状态。有必要对两者的RAS和CAS被带到低的输出缓冲器进入低阻抗
状态。他们停留在低阻抗状态,直到OE或CAS拉高。
邮政信箱1443
休斯敦,得克萨斯州77251-1443
3
超前信息