TMS45160 ， TMS45160P
262144 -字×16位高速
动态随机存取存储器
SMHS160D - 1992年8月 - 修订1995年6月
手术
双CAS
两个CAS管脚（ LCAS- UCAS）被提供给16个数据的独立的控制I / O引脚（ DQ0- DQ15 ）
与LCAS对应DQ0 - DQ7和UCAS对应DQ8 - DQ15 。对于读或写周期中，
列地址被锁存在第一xCAS下降沿。每个xCAS变低使得其相应的DQX
与列地址相关联的数据引脚锁定在第一下降xCAS边缘。所有地址的设置和
保持参数从xCAS低到有效数据进行参照的第一下降xCAS edge.The延迟时间
（参见参数t
CAC
）从每个单独的xCAS到其相应DQX销测定。
为了在一个新的列地址锁存器，无论是xCAS引脚必须拉高。列预充电时间
（参见参数t
CP
）从最后一个xCAS上升沿到新的周期的第一个下降沿xCAS边缘测量。
保持一个列地址有效，同时切换xCAS至少需要设置时间t
CLCH
。在t
CLCH
在
至少有一个xCAS必须拉低之前，其他xCAS被拉高。
对于早期的写周期中，数据被锁存xCAS的第一个下降沿。只有具有了DQS的
相应的xCAS低写入。每个xCAS必须符合吨
CAS
最低限度，以确保写入
所述存储单元中。为了锁定一个新的地址和新的数据，无论是xCAS引脚必须高，符合吨
CP
.
增强的页面模式
页模式操作允许更快的存储器存取通过保持相同的行地址的同时选择随机
列地址。时间为行地址建立和保持和地址复用被淘汰。最大
列数可以访问由最大的RAS低时间及xCAS确定
使用页面模式的周期时间。以最小的xCAS页面周期时间，指定列中的所有512列
地址A0至A8可以在不介入的RAS周期被访问。
不同于传统的页面模式的DRAM中，列地址缓冲器在该装置中被上落下激活
RAS的边缘。该缓冲器充当透明或流过锁存器而xCAS高。第一个下降沿
xCAS的锁存的列地址。此功能允许器件在更高的数据带宽进行操作
比传统的分页模式部分，因为数据恢复就立即开始列地址是有效的，而
比当xCAS变为低电平。这种性能的提高被称为增强的页面模式。有效
列地址可以立即吨后呈现
RAH
（行地址保持时间）已经满足，通常
提前做好xCAS的下降沿的。在这种情况下，吨后得到的数据
CAC
最大（从xCAS访问时间
低）如果T
AA
最大值（从列地址访问时间）已被满足。在事件为该列地址
下页周期是在时刻xCAS变高时，最小访问时间的有效的下一个周期被确定
经t
注册会计师
（从最后xCAS的上升沿访问时间）。
地址（ A0 A8 ）
十八个地址位的解码需要1 262 144的存储单元位置。九行地址位被设置
向上的A0至A8和锁定到由RAS的芯片。接着，九列地址位是通过建立在A0
A8和锁定到由第一xCAS芯片。所有的地址必须是稳定的或下降沿之前
RAS和xCAS 。 RAS类似于一个芯片使能，它通过激活上述读出放大器以及行译码器。
xCAS用作芯片选择，激活它的对应的输出缓冲器和锁存地址位进
列地址缓冲器。
写使能（W）的
在读或写操作模式是通过W.选择的逻辑高电平W上选择读模式和逻辑低电平选择
写入模式。 W能够从标准TTL电路进行驱动而不一个上拉电阻。数据输入线
当选择了阅读模式被禁用。当W变低之前xCAS （早期写） ，数据输出遗体
在整个循环中的高阻抗状态，从而允许使用OE写操作接地。
2
邮政信箱655303达拉斯，德克萨斯州75265
邮政信箱1443休斯敦，得克萨斯州77251-1443
QQ：2881677436 复制
