TMS44100 , TMS44100P , TMS46100 , TMS46100P
4194304 - WORD BY 1位
动态随机存取存储器
SMHS561A - 1995年3月 - 修订1995年6月
手术
增强的页面模式
增强的页面模式操作允许更快的存储器存取通过保持相同的行地址的同时选择
随机列地址。时间为行地址建立和保持和地址复用被淘汰。该
可以访问由最大的RAS低时间和CAS来确定列的最大数量
用页面的循环时间。
不同于传统的页面模式的DRAM中,列地址缓冲器在该装置中被上落下激活
RAS的边缘。该缓冲器充当透明或流过锁存器而CAS是高的。 CAS的下降沿
锁存的列地址。此功能允许TMS4x100在更高的数据带宽比操作
常规的页面模式部分,因为数据检索只要列地址是有效的,而不是开始
当CAS变为低电平。这种性能的提高被称为增强的页面模式。有效
列地址可以后立即行地址保持时间已经满足,通常是良好的呈现
预先CAS的下降沿。在这种情况下,吨后得到的数据
CAC
MAX(中国科学院低存取时间) ,
如果T
AA
最大值(从列地址访问时间)已被满足。如果为下一个周期列地址是
当时CAS号变为高电平有效时,为下一个周期的存取时间为t的存货发生确定
CAC
或T
注册会计师
(中国科学院上升沿访问时间) 。
地址( A0 - A10 )
二十二个地址位的解码需要的4 194 304的存储单元位置1 。十一行地址位
被设置在输入端A0至A10和锁存到由该行地址选通脉冲( RAS)的芯片。在11
列地址位被设置在A0至A10和锁存到由列地址选通的芯片
( CAS ) 。所有地址必须是稳定的或RAS和CAS的下降沿之前。 RAS类似于一个芯片
启用,它通过激活上述读出放大器以及行译码器。 CAS号被用作芯片选择,激活
输出缓冲器,以及锁存地址位进入列地址缓冲器。
写使能( W)
读或写模式是通过写使能(W)的输入选择。 W上的逻辑高电平选择阅读模式
和一个逻辑低电平选择写入模式。 W能够从标准的TTL电路( TMS44100 / P)或驱动
低电压TTL电路( TMS46100 / P)没有上拉电阻。的数据输入被禁用时,读出模式
被选中。当W变为低电平之前, CAS号(早期写) ,数据输出仍然为高阻抗状态
整个周期,允许通用I / O操作。
数据输入(D )
数据被写入或读 - 写周期期间被写入。根据不同的工作模式, CAS的下降沿
或W选通数据到芯片上的数据锁存器。在早期的写周期中,W前低CAS和数据所带来
被选通通过与中科院建立和保持参考此信号倍。以延迟写入或读 - 写周期,
CAS号已经是低电平,数据选通在由W和建立和保持参考此信号倍。
数据输出( Q)
数据输出是相同的极性,在数据的输出是在高阻抗(浮动)的状态,直到CAS被带到
低。在一个读周期中,输出的存取时间间隔t后变为有效
CAC
(其开始于负
CAS的过渡),只要吨
RAC
和T
AA
是满意的。的输出变为有效后的存取时间有
经过和仍然有效,而CAS低; CAS会高回报也高阻抗状态。在一个
延迟写或读 - 写周期,输出如下的顺序和读出周期。
邮政信箱1443
休斯敦,得克萨斯州77251-1443
3
超前信息