TMS416160 ， TMS416160P ， TMS418160 ， TMS418160P
TMS426160 ， TMS426160P ， TMS428160 ， TMS428160P
1048576 -字×16位高速的DRAM
SMKS160C - 1995年5月 - 修订1995年11月
手术
双CAS
两个CAS管脚（ LCAS和无人战斗机）被提供给的16个数据I / O引脚的独立控制
（ DQ0- DQ15 ） ，与LCAS对应DQ0 - DQ7和UCAS对应DQ8 - DQ15 。用于读或
写周期中，列地址被锁存于第一xCAS下降沿。每个xCAS变低使得其
对应DQX销与列地址相关联的数据锁存的第一下降xCAS边缘。
所有的地址建立和保持的参数是参照从xCAS第一个下降xCAS edge.The延迟时间
低到有效数据输出（参见参数t
CAC
）从每个单独的xCAS测到其相应的DQX销。
为了在一个新的列地址锁存器，无论是xCAS引脚必须拉高。列预充电时间
（参见参数t
CP
）从最后一个xCAS上升沿到第一xCAS落入新的周期的边缘测量的。
保持一个列地址有效，同时切换xCAS至少需要设置时间t
CLCH
。在t
CLCH
在
至少有一个xCAS必须拉低之前，其他xCAS被拉高。
对于早期的写周期，数据将被锁存于第一xCAS下降沿。只有具有了DQS的
相应的xCAS低写入。每个xCAS必须符合吨
CAS
最低限度，以确保写
到存储单元中。锁存新的地址和新的数据，所有xCAS引脚必须为高，符合吨
CP
.
增强的页面模式
页模式操作允许更快的存储器存取通过保持相同的行地址的同时选择随机
列地址。时间为行地址建立和保持和地址复用被淘汰。最大
列数可以访问由最大的RAS低时间及xCAS确定
使用页面模式的周期时间。以最小的xCAS页面周期时间，所有的列可以在不访问
干预RAS周期。
不同于传统的页面模式的DRAM中，列地址缓冲器在该装置中被上落下激活
RAS的边缘。该缓冲器充当透明或流过锁存器而xCAS高。的下降沿
第一xCAS锁存列地址。此功能允许器件在更高的数据带宽进行操作
比传统的页面模式份，因为数据检索只要列地址是有效的，而开始
比当xCAS变为低电平。这种性能的提高被称为增强的页面模式。有效
列地址可能会立即吨后呈现
RAH
（行地址保持时间）已经满足，通常
提前做好xCAS的下降沿的。在这种情况下，吨后得到的数据
CAC
从最大（访问时间
xCAS低）如果T
AA
最大（从列地址访问时间）已被满足。在事件列
为下一周期页地址是有效的时候xCAS变高时，最小存取时间为下一个周期
由T决定
注册会计师
（从最后xCAS的上升沿访问时间）。
地址： A0 - A11 （ TMS4x6160 ， TMS4x6160P ）和A0 - A9 （ TMS4x8160 ， TMS4x8160P ）
20位地址位的解码需要1 048 576的存储单元位置1 。对于TMS4x6160和
TMS4x6160P ， 12行的地址位被设置在A0到A11和锁存到由RAS芯片。八
列地址位被设置在A0至A7和锁定到由第一xCAS芯片。对于
TMS4x8160和TMS4x8160P ， 10行的地址位被设置在A0 - A9和锁存到由RAS芯片。
十列地址位都设置在A0 - A9和锁存到由第一xCAS芯片。所有地址必须
是稳定的或RAS和xCAS的下降沿之前。 RAS类似于一个芯片使能的，因为它会激活
读出放大器以及列解码器。 xCAS用作芯片选择，激活它的对应的输出
缓冲和锁存地址位进入列地址缓冲器。
写使能（W）的
在读或写操作模式是通过W.选择的逻辑高电平W上选择读模式和逻辑低电平选择
写入模式。的数据输入被禁止时被选择的读出模式。当W变低之前xCAS
（早期写） ，数据输出保持在整个周期上的高阻抗状态时，允许写操作与
OE接地。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
5
QQ：2881677436 复制
