【TMS34020 ， TMS34020A图形处理器SPVS004D - 1990年3月 - 修订19】,IC型号TMS34020APCM40,TMS34020APCM40 PDF资料,TMS34020APCM40经销商,ic,电子元器件-51电子网

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

指令周期时间

- 100纳秒。。。 TMS34020A -40

- 125纳秒。。。 TMS34020-32

- 125纳秒。。。 TMS34020A -32

完全可编程32位

通用处理器搭配

512兆字节的线性地址范围

（可位寻址）

第二代图形处理器

- 目标代码兼容

TMS34010

- 增强的指令集

- 优化的图形指令

- TMS34082图形浮点

接口

像素处理， XY寻址和

窗口查看内置的指令

SET

可编程1-， 2-，4- ， 8-， 16-，和32位

像素尺寸16布尔和6个算术

像素处理选项（光栅-OPS ）

512字节LRU片上指令缓存

优化的DRAM /显存接口

- 页面模式的突发内存操作

每秒达40兆字节

动态总线宽度

（ 16位和32位传输）

- 面向字节的CAS选通

灵活的主机处理器接口

- 支持主机传输高达

每秒20兆字节

- 直接访问所有的TMS34020的

地址空间

- 隐式寻址

- 预取的增强型读取访问

灵活的多处理器接口

可编程CRT控制

- 复合同步模式

- 独立的同步模式

- 同步至外部同步

直接支持的特殊功能

1M VRAMs

- 负载写面膜

- 负载色彩面膜

- 块写

- 写在使用面膜写

145 -PIN GB包装

（顶视图）

A B C D E F G H J K L M N P

144 -PIN PCM四方扁平封装

（顶视图）

108

109

144

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1993年，德州仪器

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

描述

的TMS34020和TMS34020A图形处理器是第二代的先进的

高性能的CMOS 32位的微处理器，用于图形显示系统进行了优化。具有内置的

指令高速缓冲存储器，同时访问存储器和寄存器的能力，和一个指令集设计

加快光栅图形操作， TMS34020和TMS34020A提供用户可编程控制

在CRT接口，以及存储器接口（两个标准DRAM和多端口视频RAM ）。该

4千兆位（ 512兆）的物理地址空间寻址使用可变宽度的数据位边界

字段（ 1到32位）。附加的图形寻址模式支持1-，2-， 4- ， 8-，16-和32位宽的像素。

在本数据表中的信息适用于双方的TMS34020和TMS34020A ，除

这涉及到时钟延长，开始第21页的使用期限TMS34020应是指两个设备

除非另有说明。

架构

的TMS34020是进行图形操作，例如PixBlts硬件支持的CMOS 32位处理器

（光栅OPS）和曲线绘制算法。还包括一套完整的通用指令与

地址调整，以支持高级语言模式。除了其处理一个大的外部力

存储器范围内时， TMS34020含有30个通用32位寄存器，一个硬件堆栈指针，和一个

512字节的指令高速缓冲存储器。片上功能包括64个可编程I / O寄存器控制CRT时机，

输入/输出控制，以及通过一些指令需要的参数。该TMS34020直接接口到

动态RAM和视频RAM和生成光栅控制信号。的TMS34020可以被配置为

作为一个独立的处理器，或者它可以被用作与主机系统中的图形引擎。主机接口

提供了用于任何标准的主机处理器广义通信端口。该TMS34020还

通过请求/准许容纳多处理或直接存储器存取（DMA）的环境

接口协议。虚拟内存系统通过总线故障检测和指导支持

延续。

的TMS34020提供的通用指令和最常见的整数单周期执行

从指令缓存算术和布尔运算。此外，该TMS34020采用了

硬件桶形移位器，提供了一个单态双向移位和-旋转功能， 1到32位。

本地内存控制器被设计来优化内存访问操作。它也支持管道

可变大小的字段存储器 - 写操作，并且允许存储器存取和指令执行中

平行。

的TMS34020的图形处理硬件支持两个像素和像素阵列处理能力

单色和彩色系统在不同的像素尺寸。硬件采用双操作数，

布尔和算术运算， XY寻址，窗口裁剪三操作数光栅操作，

窗口检查操作，为1

比特每像素的变换，透明性和平面掩蔽。该

体系结构还支持在单个像素（ PIXT指令）或二维阵列的操作

任意大小（ PixBlts ）。

该TMS34020灵活的图形处理能力让基于软件的图形算法不

牺牲性能。这些算法包括剪裁到任意窗口大小，自定义的增量曲线

图中，两个操作数的光栅操作，蒙面两个操作数的光栅操作。

的TMS34020提供用于通过所述协处理器接口扩展的基本体系结构。特

指令和循环定时被包括以提高数据流的协处理器，如TMS34082

浮点单元，而不要求该协处理器解码的指令流中，生成系统

地址或移动数据通过TMS34020的协处理器。

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

引脚分配 - GBL针栅阵列封装

PIN号

A10

A11

A12

A13

A14

A15

B10

B11

B12

B13

B14

B15

功能

VSS

ALTCH

CBLNK / VBLNK

HSYNC

TR / QE

RCA2

RCA3

VCC

RCA6

RCA7

RCA10

SCLK

LAD15

LAD29

VSS

CAS3

VSS

CSYNC / HBLNK

VSYNC

RCA0

RCA1

RCA5

RCA9

RCA11

LAD31

LAD14

VCC

LAD13

LAD12

CAS0

VCC

DDOUT

DDIN

VSS

RCA4

PIN号

C10

C11

C12

C13

C14

C15

D13

D14

D15

E13

E14

E15

F13

F14

F15

G13

G14

G15

H13

H14

功能

RCA8

RCA12

LAD30

VSS

VCC

LAD26

RAS

CAS2

VSS

LAD28

LAD11

LAD10

VCC

CAS1

LAD27

LAD25

LAD9

HRDY

VSS

LAD24

LAD8

VSS

提示

HOE

HDST

LAD7

VSS

LAD23

LCLK1

EMU3

LCLK2

LAD22

LAD21

PIN号

J13

J14

J15

K13

K14

K15

L13

L14

L15

M13

M14

M15

N10

N11

N12

N13

功能

EMU0

EMU1

LAD4

VCC

LAD5

EMU2

RESET

LINT2

VSS

LAD3

LAD20

LINT1

CAMD

LRDY

LAD1

LAD2

LAD19

BUSFLT

PGMD

VCLK

VSS

LAD16

LAD18

SIZE16

VCC

CLKIN

VSS

HA29

HA25

HA21

VSS

HA12

HA6

HBS2

HBS1

VCC

PIN号

N15

P10

P11

P12

P13

P14

P15

R10

R11

R12

R13

R14

R15

功能

LAD17

VCC

HWRITE

HCS

HA30

HA27

HA24

HA22

HA18

HA14

HA13

HA10

HA7

HA5

HBS0

LAD0

HREAD

HA31

HA28

HA26

HA23

HA20

HA19

HA17

HA16

HA15

HA11

HA9

HA8

HBS3

VSS

H15

LAD6

N14

用户必须离开D4引脚悬空。它仅用于提供设备方向的目的。

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

引脚分配 - PCM四方扁平封装

PIN号

功能

VSS

VCC

CAS3

CAS2

CAS1

CAS0

VCC

RAS

VSS

HOE

主持人

HRDY

提示

EMU3

LCLK1

LCLK2

EMU1

EMU0

EMU2

RESET

LINT2

LINT1

CAMD

BUSFLT

SIZE16

PGMD

LRDY

VCC

VCLK

CLKIN

HWRITE

HREAD

PIN号

功能

VSS

HCS

HA31

HA30

HA29

HA28

HA27

HA26

HA25

HA24

HA23

HA22

HA21

HA20

HA19

HA18

HA17

VSS

HA16

HA15

HA14

HA13

HA12

HA11

HA10

HA9

HA8

HA7

HA6

HA5

HBS3

HBS2

HBS1

HBS0

VSS

PIN号

100

101

102

103

104

105

106

107

108

功能

VSS

VCC

LAD0

LAD16

LAD1

LAD17

LAD2

LAD18

VSS

LAD3

LAD19

VCC

LAD4

LAD20

LAD5

LAD21

LAD6

LAD22

LAD7

LAD23

VSS

LAD8

LAD24

LAD9

LAD25

LAD10

LAD26

LAD11

LAD27

VCC

LAD12

LAD28

VSS

LAD13

VSS

PIN号

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

功能

VSS

VCC

LAD29

LAD14

LAD30

LAD15

LAD31

SCLK

RCA12

RCA11

RCA10

RCA9

RCA8

RCA7

RCA6

RCA5

VCC

VSS

RCA4

RCA3

RCA2

RCA1

RCA0

TR / QE

VSYNC

HSYNC

CBLNK / VBLNK

CSYNC / HBLNK

VSS

ALTCH

DDIN

DDOUT

VSS

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

终端功能

本地存储器接口

名字

ALTCH

I / O

描述

地址锁存。

ALTCH的高到低的转换，可用于捕获法援署的地址和状态存在

信号。透明锁存器（如一个74ALS373 ），只要保持当前地址和状态ALTCH遗体

低。

总线故障。

外部逻辑触发BUSFLT高的TMS34020 ，指示错误或故障发生的

当前总线周期。 BUSFLT还用于与LRDY产生外部请求的总线周期的重试，以使整个

内存地址再次呈现在LAD引脚。在模拟模式下， BUSFLT ，用于写保护映射

存储器（通过禁用CAS输出为当前周期）。

数据总线的方向使。

此高电平有效的输出用于驱动有源高输出，使双向

收发器（如74ALS623 ）。该收发器缓冲器中的数据的输入和输出上的LAD0 - LAD31销时

在TMS34020接口至数记忆。

数据总线的方向输出使能。

此低电平有效信号驱动低电平有效输出，使双向

收发器（如74ALS623 ）。该收发器缓冲器中的数据的输入和输出上的LAD0 - LAD31引脚。

32位复用的本地地址/数据总线。

在一个存储器周期的开始，在字地址是输出上

LAD4 - LAD31和循环状态是LAD0输出 - LAD3 。地址被提交之后， LAD0 - LAD31使用

为TMS34020系统内传输数据。 LAD0是LSB和LAD31是MSB。

当地准备。

外部电路驱动该信号为低电平，从完成本地存储周期是抑制TMS34020

已启动。虽然LRDY仍低， TMS34020将等待，除非TMS34020失去了公交优先或给予

外部重试请求（通过BUSFLT信号）。在一个完整的LCLK1周期的增量产生的等待状态。

LRDY可以拉低扩大本地内存的读写周期， VRAM串行数据寄存器传输周期，

DRAM刷新周期。在内部循环中， TMS34020忽略LRDY 。

页面模式。

存储解码逻辑发出这个信号低，如果当前寻址的存储器支持连拍

（页面模式）的访问。突发的访问发生的一系列CAS周期为一个单一的RAS周期到存储器。 LRDY是

与BUSFLT用于描述一个存储器周期的周期的终止状态。 PGMD也被用在仿真模式

映射内存。

总线长度。

存储解码逻辑可以拉动这个信号为低，如果当前寻址的存储器或仅端口支持

16位传输。 SIZE16也可以用来确定哪个数据总线的16位被用于数据传输。

在仿真模式下， SIZE16用于选择映射的存储器的大小。

DRAM与内存控制

CAMD

CAS0 - CAS3

RAS

RCA0 - RCA12

列地址模式。

该输入动态移动的列地址的RCA0上 - RCA12总线，使得

RCA12信号 - 使用相同的复用地址RCA0的DRAM和VRAM地址基质混合。

4列地址选通。

中科院输出驱动DRAM和VRAMs中科院投入。这些信号选通

上RCA0列地址 - RCA12到存储器中。四CAS选通提供字节写访问的内存。

行地址选通。

在RAS输出驱动DRAM和VRAMs的RAS输入。这个信号选通一行

解决对RCA0 - RCA12内存。

13复用的行地址/列地址信号。

在一个存储器存取周期的开始，该行地址

对于DRAM中存在于RCA0 - RCA12 。行地址包含最显著地址位为存储器。

随着循环的进行，存储器列地址被放置在RCA0 - RCA12 。这实际上是地址

期间，行和列次输出取决于内存配置（通过RCM0和RCM1在CONFIG设置

寄存器）和CAMD期间访问的状态。 RCA0是LSB和RCA12是MSB。

特殊功能引脚。

这是特殊函数信号，以1M VRAMs ，允许使用的块写入，负载写的

面膜，负荷彩色遮罩，并编写使用写屏蔽。此信号也被用来区分指令和地址

为协处理器的协处理器接口的一部分。

转让/输出使能。

这个信号驱动VRAMs的TR / QE输入。在本地存储器读周期， TR / QE

作为一个低电平有效输出使能选通从存储器到LAD0 - LAD31 。在特殊的VRAM功能周期，

TR / QE控制周期所执行的类型。

写使能。

该低电平有效WE输出驱动DRAM和VRAMs的WE输入。我们也可以用作

低电平有效的写使能对连接到TMS34020本地接口的静态存储器和其它设备。在一

本地存储器读周期，我们仍然不活跃，而高CAS选通低电平有效。在一个本地存储器的写周期，

我们被选通低电平有效之前， CAS是。在VRAM在下降串行数据寄存器传输周期，我们的状态

RAS的边缘控制传输的方向。

BUSFLT

DDIN

DDOUT

LAD0 - LAD31

I / O

LRDY

PGMD

SIZE16

TR / QE

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

指令周期时间

- 100纳秒。。。 TMS34020A -40

- 125纳秒。。。 TMS34020-32

- 125纳秒。。。 TMS34020A -32

完全可编程32位

通用处理器搭配

512兆字节的线性地址范围

（可位寻址）

第二代图形处理器

- 目标代码兼容

TMS34010

- 增强的指令集

- 优化的图形指令

- TMS34082图形浮点

接口

像素处理， XY寻址和

窗口查看内置的指令

SET

可编程1-， 2-，4- ， 8-， 16-，和32位

像素尺寸16布尔和6个算术

像素处理选项（光栅-OPS ）

512字节LRU片上指令缓存

优化的DRAM /显存接口

- 页面模式的突发内存操作

每秒达40兆字节

动态总线宽度

（ 16位和32位传输）

- 面向字节的CAS选通

灵活的主机处理器接口

- 支持主机传输高达

每秒20兆字节

- 直接访问所有的TMS34020的

地址空间

- 隐式寻址

- 预取的增强型读取访问

灵活的多处理器接口

可编程CRT控制

- 复合同步模式

- 独立的同步模式

- 同步至外部同步

直接支持的特殊功能

1M VRAMs

- 负载写面膜

- 负载色彩面膜

- 块写

- 写在使用面膜写

145 -PIN GB包装

（顶视图）

A B C D E F G H J K L M N P

144 -PIN PCM四方扁平封装

（顶视图）

108

109

144

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1993年，德州仪器

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

描述

的TMS34020和TMS34020A图形处理器是第二代的先进的

高性能的CMOS 32位的微处理器，用于图形显示系统进行了优化。具有内置的

指令高速缓冲存储器，同时访问存储器和寄存器的能力，和一个指令集设计

加快光栅图形操作， TMS34020和TMS34020A提供用户可编程控制

在CRT接口，以及存储器接口（两个标准DRAM和多端口视频RAM ）。该

4千兆位（ 512兆）的物理地址空间寻址使用可变宽度的数据位边界

字段（ 1到32位）。附加的图形寻址模式支持1-，2-， 4- ， 8-，16-和32位宽的像素。

在本数据表中的信息适用于双方的TMS34020和TMS34020A ，除

这涉及到时钟延长，开始第21页的使用期限TMS34020应是指两个设备

除非另有说明。

架构

的TMS34020是进行图形操作，例如PixBlts硬件支持的CMOS 32位处理器

（光栅OPS）和曲线绘制算法。还包括一套完整的通用指令与

地址调整，以支持高级语言模式。除了其处理一个大的外部力

存储器范围内时， TMS34020含有30个通用32位寄存器，一个硬件堆栈指针，和一个

512字节的指令高速缓冲存储器。片上功能包括64个可编程I / O寄存器控制CRT时机，

输入/输出控制，以及通过一些指令需要的参数。该TMS34020直接接口到

动态RAM和视频RAM和生成光栅控制信号。的TMS34020可以被配置为

作为一个独立的处理器，或者它可以被用作与主机系统中的图形引擎。主机接口

提供了用于任何标准的主机处理器广义通信端口。该TMS34020还

通过请求/准许容纳多处理或直接存储器存取（DMA）的环境

接口协议。虚拟内存系统通过总线故障检测和指导支持

延续。

的TMS34020提供的通用指令和最常见的整数单周期执行

从指令缓存算术和布尔运算。此外，该TMS34020采用了

硬件桶形移位器，提供了一个单态双向移位和-旋转功能， 1到32位。

本地内存控制器被设计来优化内存访问操作。它也支持管道

可变大小的字段存储器 - 写操作，并且允许存储器存取和指令执行中

平行。

的TMS34020的图形处理硬件支持两个像素和像素阵列处理能力

单色和彩色系统在不同的像素尺寸。硬件采用双操作数，

布尔和算术运算， XY寻址，窗口裁剪三操作数光栅操作，

窗口检查操作，为1

比特每像素的变换，透明性和平面掩蔽。该

体系结构还支持在单个像素（ PIXT指令）或二维阵列的操作

任意大小（ PixBlts ）。

该TMS34020灵活的图形处理能力让基于软件的图形算法不

牺牲性能。这些算法包括剪裁到任意窗口大小，自定义的增量曲线

图中，两个操作数的光栅操作，蒙面两个操作数的光栅操作。

的TMS34020提供用于通过所述协处理器接口扩展的基本体系结构。特

指令和循环定时被包括以提高数据流的协处理器，如TMS34082

浮点单元，而不要求该协处理器解码的指令流中，生成系统

地址或移动数据通过TMS34020的协处理器。

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

引脚分配 - GBL针栅阵列封装

PIN号

A10

A11

A12

A13

A14

A15

B10

B11

B12

B13

B14

B15

功能

VSS

ALTCH

CBLNK / VBLNK

HSYNC

TR / QE

RCA2

RCA3

VCC

RCA6

RCA7

RCA10

SCLK

LAD15

LAD29

VSS

CAS3

VSS

CSYNC / HBLNK

VSYNC

RCA0

RCA1

RCA5

RCA9

RCA11

LAD31

LAD14

VCC

LAD13

LAD12

CAS0

VCC

DDOUT

DDIN

VSS

RCA4

PIN号

C10

C11

C12

C13

C14

C15

D13

D14

D15

E13

E14

E15

F13

F14

F15

G13

G14

G15

H13

H14

功能

RCA8

RCA12

LAD30

VSS

VCC

LAD26

RAS

CAS2

VSS

LAD28

LAD11

LAD10

VCC

CAS1

LAD27

LAD25

LAD9

HRDY

VSS

LAD24

LAD8

VSS

提示

HOE

HDST

LAD7

VSS

LAD23

LCLK1

EMU3

LCLK2

LAD22

LAD21

PIN号

J13

J14

J15

K13

K14

K15

L13

L14

L15

M13

M14

M15

N10

N11

N12

N13

功能

EMU0

EMU1

LAD4

VCC

LAD5

EMU2

RESET

LINT2

VSS

LAD3

LAD20

LINT1

CAMD

LRDY

LAD1

LAD2

LAD19

BUSFLT

PGMD

VCLK

VSS

LAD16

LAD18

SIZE16

VCC

CLKIN

VSS

HA29

HA25

HA21

VSS

HA12

HA6

HBS2

HBS1

VCC

PIN号

N15

P10

P11

P12

P13

P14

P15

R10

R11

R12

R13

R14

R15

功能

LAD17

VCC

HWRITE

HCS

HA30

HA27

HA24

HA22

HA18

HA14

HA13

HA10

HA7

HA5

HBS0

LAD0

HREAD

HA31

HA28

HA26

HA23

HA20

HA19

HA17

HA16

HA15

HA11

HA9

HA8

HBS3

VSS

H15

LAD6

N14

用户必须离开D4引脚悬空。它仅用于提供设备方向的目的。

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

引脚分配 - PCM四方扁平封装

PIN号

功能

VSS

VCC

CAS3

CAS2

CAS1

CAS0

VCC

RAS

VSS

HOE

主持人

HRDY

提示

EMU3

LCLK1

LCLK2

EMU1

EMU0

EMU2

RESET

LINT2

LINT1

CAMD

BUSFLT

SIZE16

PGMD

LRDY

VCC

VCLK

CLKIN

HWRITE

HREAD

PIN号

功能

VSS

HCS

HA31

HA30

HA29

HA28

HA27

HA26

HA25

HA24

HA23

HA22

HA21

HA20

HA19

HA18

HA17

VSS

HA16

HA15

HA14

HA13

HA12

HA11

HA10

HA9

HA8

HA7

HA6

HA5

HBS3

HBS2

HBS1

HBS0

VSS

PIN号

100

101

102

103

104

105

106

107

108

功能

VSS

VCC

LAD0

LAD16

LAD1

LAD17

LAD2

LAD18

VSS

LAD3

LAD19

VCC

LAD4

LAD20

LAD5

LAD21

LAD6

LAD22

LAD7

LAD23

VSS

LAD8

LAD24

LAD9

LAD25

LAD10

LAD26

LAD11

LAD27

VCC

LAD12

LAD28

VSS

LAD13

VSS

PIN号

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

功能

VSS

VCC

LAD29

LAD14

LAD30

LAD15

LAD31

SCLK

RCA12

RCA11

RCA10

RCA9

RCA8

RCA7

RCA6

RCA5

VCC

VSS

RCA4

RCA3

RCA2

RCA1

RCA0

TR / QE

VSYNC

HSYNC

CBLNK / VBLNK

CSYNC / HBLNK

VSS

ALTCH

DDIN

DDOUT

VSS

邮政信箱1443

休斯敦，得克萨斯州77251-1443

TMS34020 ， TMS34020A

图形处理器

SPVS004D - 1990年3月 - 修订1993年11月

终端功能

本地存储器接口

名字

ALTCH

I / O

描述

地址锁存。

ALTCH的高到低的转换，可用于捕获法援署的地址和状态存在

信号。透明锁存器（如一个74ALS373 ），只要保持当前地址和状态ALTCH遗体

低。

总线故障。

外部逻辑触发BUSFLT高的TMS34020 ，指示错误或故障发生的

当前总线周期。 BUSFLT还用于与LRDY产生外部请求的总线周期的重试，以使整个

内存地址再次呈现在LAD引脚。在模拟模式下， BUSFLT ，用于写保护映射

存储器（通过禁用CAS输出为当前周期）。

数据总线的方向使。

此高电平有效的输出用于驱动有源高输出，使双向

收发器（如74ALS623 ）。该收发器缓冲器中的数据的输入和输出上的LAD0 - LAD31销时

在TMS34020接口至数记忆。

数据总线的方向输出使能。

此低电平有效信号驱动低电平有效输出，使双向

收发器（如74ALS623 ）。该收发器缓冲器中的数据的输入和输出上的LAD0 - LAD31引脚。

32位复用的本地地址/数据总线。

在一个存储器周期的开始，在字地址是输出上

LAD4 - LAD31和循环状态是LAD0输出 - LAD3 。地址被提交之后， LAD0 - LAD31使用

为TMS34020系统内传输数据。 LAD0是LSB和LAD31是MSB。

当地准备。

外部电路驱动该信号为低电平，从完成本地存储周期是抑制TMS34020

已启动。虽然LRDY仍低， TMS34020将等待，除非TMS34020失去了公交优先或给予

外部重试请求（通过BUSFLT信号）。在一个完整的LCLK1周期的增量产生的等待状态。

LRDY可以拉低扩大本地内存的读写周期， VRAM串行数据寄存器传输周期，

DRAM刷新周期。在内部循环中， TMS34020忽略LRDY 。

页面模式。

存储解码逻辑发出这个信号低，如果当前寻址的存储器支持连拍

（页面模式）的访问。突发的访问发生的一系列CAS周期为一个单一的RAS周期到存储器。 LRDY是

与BUSFLT用于描述一个存储器周期的周期的终止状态。 PGMD也被用在仿真模式

映射内存。

总线长度。

存储解码逻辑可以拉动这个信号为低，如果当前寻址的存储器或仅端口支持

16位传输。 SIZE16也可以用来确定哪个数据总线的16位被用于数据传输。

在仿真模式下， SIZE16用于选择映射的存储器的大小。

DRAM与内存控制

CAMD

CAS0 - CAS3

RAS

RCA0 - RCA12

列地址模式。

该输入动态移动的列地址的RCA0上 - RCA12总线，使得

RCA12信号 - 使用相同的复用地址RCA0的DRAM和VRAM地址基质混合。

4列地址选通。

中科院输出驱动DRAM和VRAMs中科院投入。这些信号选通

上RCA0列地址 - RCA12到存储器中。四CAS选通提供字节写访问的内存。

行地址选通。

在RAS输出驱动DRAM和VRAMs的RAS输入。这个信号选通一行

解决对RCA0 - RCA12内存。

13复用的行地址/列地址信号。

在一个存储器存取周期的开始，该行地址

对于DRAM中存在于RCA0 - RCA12 。行地址包含最显著地址位为存储器。

随着循环的进行，存储器列地址被放置在RCA0 - RCA12 。这实际上是地址

期间，行和列次输出取决于内存配置（通过RCM0和RCM1在CONFIG设置

寄存器）和CAMD期间访问的状态。 RCA0是LSB和RCA12是MSB。

特殊功能引脚。

这是特殊函数信号，以1M VRAMs ，允许使用的块写入，负载写的

面膜，负荷彩色遮罩，并编写使用写屏蔽。此信号也被用来区分指令和地址

为协处理器的协处理器接口的一部分。

转让/输出使能。

这个信号驱动VRAMs的TR / QE输入。在本地存储器读周期， TR / QE

作为一个低电平有效输出使能选通从存储器到LAD0 - LAD31 。在特殊的VRAM功能周期，

TR / QE控制周期所执行的类型。

写使能。

该低电平有效WE输出驱动DRAM和VRAMs的WE输入。我们也可以用作

低电平有效的写使能对连接到TMS34020本地接口的静态存储器和其它设备。在一

本地存储器读周期，我们仍然不活跃，而高CAS选通低电平有效。在一个本地存储器的写周期，

我们被选通低电平有效之前， CAS是。在VRAM在下降串行数据寄存器传输周期，我们的状态

RAS的边缘控制传输的方向。

BUSFLT

DDIN

DDOUT

LAD0 - LAD31

I / O

LRDY

PGMD

SIZE16

TR / QE

邮政信箱1443

休斯敦，得克萨斯州77251-1443