TMS320VC5502

定点数字信号处理器

数据手册

文献编号： SPRS166J

2001年4月 - 修订2006年8月

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

TMS320VC5502

定点数字信号处理器

SPRS166J - 2001年4月 - 修订2006年8月

修订历史

本数据手册的修订历史记录强调了对SPRS166I设备专用所做的技术更改

数据表使它成为SPRS166J修订。

适用范围：

更新后的参数值等

增加/变动/删除

表3-60 ，

指令缓存寄存器：

ICWMC ：

- 改变字地址从0x1403到0x1409

- 改变说明从"ICache N路控制Register"到"ICache路小姐柜台Register"

表3-77 ，

中断表：

重点17 ：

- 改名字从"RINT2"到"RINT2 / UART"

- 改变功能来自"McBSP ＃ 2接收interrupt"到"McBSP ＃ 2发送中断或UART interrupt"

图5-23 ，

外部中断时序：

最新的数字显示，信号由高向低的转变

表5-32 ，

McBSP的发送和接收开关特性：

M5 [T

D（ CKXH - FXV ）

， CLKX INT] ：改变最小值为-2 ns至0纳秒

2

修订历史

提交文档反馈

www.ti.com

TMS320VC5502

定点数字信号处理器

SPRS166J - 2001年4月 - 修订2006年8月

目录

修订历史

...........................................................................................................................

2

1

TMS320VC5502

.................................................................................................................

13

1.1

特点

.....................................................................................................................

13

描述

..................................................................................................................

引脚分配

............................................................................................................

2.2.1

球栅阵列（ GZZ和ZZZ ）

................................................................................

2.2.2

小外形四方扁平封装（ PGF ）

.............................................................................

2.2.3

信号说明

..............................................................................................

内存

......................................................................................................................

3.1.1

片上ROM

...................................................................................................

3.1.2

片上双存取RAM （ DARAM ）

........................................................................

3.1.3

指令缓存

................................................................................................

3.1.4

存储器映射

.....................................................................................................

3.1.5

引导配置

...............................................................................................

外设

..................................................................................................................

可配置外部端口和信号

................................................................................

3.3.1

并行端口多路复用器

................................................................................................

3.3.2

主机端口多路复用器

....................................................................................................

3.3.3

串口2多路复用器

................................................................................................

3.3.4

外部总线选择寄存器（ XBSR ）

.....................................................................

配置举例

...................................................................................................

计时器

........................................................................................................................

3.5.1

定时器中断

..................................................................................................

3.5.2

定时器引脚

........................................................................................................

3.5.3

定时信号选择寄存器（ TSSR ）

.....................................................................

通用异步接收器/发送器（UART）

...............................................................

内部集成电路（我

2

C）模块

.....................................................................................

主机端口接口（ HPI ）

..................................................................................................

直接存储器访问（DMA ）控制器

................................................................................

3.9.1

DMA通道0控制寄存器（ DMA_CCR0 ）

...........................................................

系统时钟发生器

..................................................................................................

3.10.1输入时钟源

..............................................................................................

3.10.2时钟组

.....................................................................................................

3.10.3 EMIF输入时钟选择

....................................................................................

3.10.4更改时钟频率组

.....................................................................

3.10.5 PLL控制寄存器

..........................................................................................

3.10.6复位顺序

.................................................................................................

怠速控制

..................................................................................................................

3.11.1时钟域

...................................................................................................

3.11.2空闲程序

................................................................................................

在进入空闲状态3.11.3模块的行为

.....................................................................

3.11.4唤醒程序

............................................................................................

3.11.5自动唤醒/待机功能的多通道缓冲串口和DMA

...........................................................

复用模块3.11.6时钟状态

...........................................................................

3.11.7怠速控制和状态寄存器

............................................................................

通用I / O（ GPIO ）

.............................................................................................

3.12.1通用I / O端口

......................................................................................

3.12.2并行端口通用I / O（ PGPIO ）

.................................................................

目录

2

介绍

.......................................................................................................................

14

2.1

2.2

14

15

15

17

19

32

32

33

33

34

35

35

36

36

37

38

39

41

42

43

44

45

46

48

49

50

50

52

53

55

56

56

58

69

69

70

70

72

73

75

75

76

84

84

86

3

3

功能概述

...........................................................................................................

31

3.1

3.2

3.3

3.4

3.5

3.6

3.7

3.8

3.9

3.10

3.11

3.12

TMS320VC5502

定点数字信号处理器

SPRS166J - 2001年4月 - 修订2006年8月

www.ti.com

3.13

3.14

3.15

3.16

3.17

3.18

外部总线控制寄存器

............................................................................................

96

3.13.1外部总线控制寄存器（ XBCR ）

.......................................................................

97

内部端口和系统寄存器

....................................................................................

98

3.14.1 XPORT接口

................................................................................................

98

3.14.2 DPORT接口

...............................................................................................

100

3.14.3 IPORT接口

................................................................................................

102

3.14.4系统配置寄存器（ CONFIG ）

..................................................................

103

3.14.5超时控制寄存器（ TOCR ）

..........................................................................

104

CPU存储器映射寄存器

.......................................................................................

105

外设寄存器

......................................................................................................

107

中断

...................................................................................................................

120

3.17.1 IFR和IER寄存器

.......................................................................................

121

3.17.2中断时序

................................................................................................

122

3.17.3中断确认

.........................................................................................

122

通知关于TCK

..................................................................................................

123

通知关于JTAG （ IEEE 1149.1 ）边界扫描测试能力

.......................................

4.1.1

对于边界扫描测试的初始化要求

......................................................

4.1.2

边界扫描描述语言（ BSDL ）模式

....................................................

文档支持

..................................................................................................

设备和开发支持工具命名

..............................................................

电气规格

..................................................................................................

绝对最大额定值在工作温度范围

（除非另有说明）

...............................................................................................

推荐工作条件

..................................................................................

电气特性在推荐的工作温度范围

（除非另有说明）

...............................................................................................

时序参数符号

...........................................................................................

时钟选项

.............................................................................................................

5.6.1

内部系统振荡器和外部晶体

...........................................................

5.6.2

布局的注意事项

.........................................................................................

5.6.3

时钟发生器在旁路模式（ APLL禁用）

......................................................

5.6.4

时钟发生器在锁定模式（ APLL合成已启用）

.............................................

5.6.5

EMIF时钟选项

...........................................................................................

内存时序

..........................................................................................................

5.7.1

异步内存时序

..............................................................................

5.7.2

可编程同步接口时序

...........................................................

5.7.3

同步DRAM时序

.................................................................................

HOLD / HOLDA时序

..................................................................................................

复位时序

.............................................................................................................

外部中断和中断应答（ IACK ）时序

.....................................................

XF计时

.................................................................................................................

通用输入/输出（ GPIOx ）时序

.....................................................................

并行通用输入/输出（ PGPIOx ）时序

..........................................................

TIM0 / TIM1 / WDTOUT计时

..........................................................................................

5.14.1 TIM0 / TIM1 / WDTOUT定时器引脚时序

...................................................................

5.14.2 TIM0 / TIM1 / WDTOUT通用I / O时序

......................................................

5.14.3 TIM0 / TIM1 / WDTOUT中断计时

.....................................................................

多通道缓冲串行端口（ McBSP的）时序

.................................................................

5.15.1 McBSP的发送和接收时序

.....................................................................

5.15.2 McBSP的通用I / O时序

......................................................................

5.15.3的McBSP作为SPI主模式或从时序

....................................................................

125

125

125

125

127

128

128

128

129

130

131

131

132

133

134

135

137

137

140

143

148

149

151

152

153

154

155

155

156

158

159

159

162

163

4

支持

...........................................................................................................................

125

4.1

4.2

4.3

5

特定网络阳离子

..................................................................................................................

128

5.1

5.2

5.3

5.4

5.5

5.6

5.7

5.8

5.9

5.10

5.11

5.12

5.13

5.14

5.15

4

目录

提交文档反馈

www.ti.com

TMS320VC5502

定点数字信号处理器

SPRS166J - 2001年4月 - 修订2006年8月

5.16

5.17

5.18

主机端口接口时序

.............................................................................................

5.16.1 HPI读写时序

.................................................................................

5.16.2 HPI通用I / O时序

...........................................................................

5.16.3 HPI.HAS中断计时

....................................................................................

内部集成电路（我

2

C）时序

...................................................................................

通用异步接收器/发送器（ UART ）时序

...................................................

170

170

177

179

180

182

6

机械数据

...............................................................................................................

183

6.1

6.2

封装热阻特性

........................................................................

183

包装信息

...................................................................................................

184

目录

5

TMS320VC5502

定点数字信号处理器

数据手册

文献编号： SPRS166H

2001年4月 - 修订2004年11月

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

www.ti.com

修订历史

本数据手册的修订历史记录强调了对SPRS166G设备专用所做的技术更改

数据表使它成为SPRS166H修订。

适用范围：

删除第7.1节（球栅阵列机械数据）和第7.2节（小外形四方

扁平封装机械数据） 。 201终端GZZ ， 201端ZZZ和176引脚的机械图纸

PGF包将通过一个自动化的过程被附加到这个文件。

加入201端ZZZ包信息/数据，添加4.1节[公告关于JTAG （ IEEE

1149.1 ）边界扫描测试能力】 ，添加第6.2节（包装信息）等。

增加/变动/删除

全球：

加201终端ZZZ包信息/数据

SPRU146更新的标题"TMS320VC5501 / 5503分之5502 /五千五百零九分之五千五百零七

DSP内部集成电路（ I2C ）模块参考

Guide"

SPRU592更新的标题"TMS320VC5501 / 5502 /五千五百○七分之五千五百○三/五千五百一十分之五千五百〇九

DSP的多通道缓冲串行端口（ McBSP的）

参考Guide"

移动"Package热阻Characteristics"部分第6章机械数据

第1.1节，产品特点：

加201端ZZZ包"Packages"功能

第2.2.1节：

从"Ball栅阵列更改的标题（ GZZ ） "为"Ball栅格阵列（ GZZ

和ZZZ ） "

更新"The TMS320VC5502是提供在... "款

图2-1：

改标题从"201端GZZ球栅阵列（底视图） "为"201 ，终端GZZ

和ZZZ

球栅阵列（底部

查看） "

表2-1：

改标题从"201端GZZ球栅阵列热球Locations"到"201端GZZ

和ZZZ

球栅阵列

热球Locations"

表2-2：

改标题从"201端GZZ球栅阵列球Assignments"到"201端GZZ

和ZZZ

球栅阵列球

Assignments"

表2-4 ，信号说明：

HCS ， HDS1 ， HDS2和HPIENA更新功能

图3-2 ， TMS320VC5502存储器映射：

加入"Byte Address"上述地址

关于CE空间的大小添加脚注

更新了第3.8节，主机端口接口（ HPI ）

第3.10.6 ，复位序列：

更新"After所有的内部延时周期已经过期， ... "项目符号项

表3-57 ，外设总线控制器配置寄存器：

新增超时控制寄存器（ TOCR ）在0×9000

第4章，技术支持：

增加第4.1节，声明关于JTAG （ IEEE 1149.1 ）边界扫描测试能力

补充第4.1.1节，为边界扫描测试的初始化要求

添加4.1.2节，边界扫描描述语言（ BSDL ）模式

第4.2节，文档支持：

SPRU146更新的标题"TMS320VC5501 / 5503分之5502 /五千五百零九分之五千五百零七

DSP内部集成电路（ I2C ）模块参考

Guide"

SPRU592更新的标题"TMS320VC5501 / 5502 /五千五百○七分之五千五百○三/五千五百一十分之五千五百〇九

DSP的多通道缓冲串行端口（ McBSP的）

参考Guide"

2

修订历史

www.ti.com

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

增加/变动/缺失（续）

表5-43 ， HPI读写时序要求：

H13 [T

瓦特（ DSL）的

] ：删除"K = 1" ， "K = 2" ，并"K = 4"柱

H14 [T

W（ DSH ）

]:

- 删除"K = 1" ， "K = 2" ，并"K = 4"柱

- 改变MIN值从3P ，P和1.75P对2P （纳秒）

删除"K =分频比... "注脚

加入"A主机不能启动传送请求... "注脚

表5-44 ， HPI的读，写开关特性：

加入"A主机不能启动传送请求... "注脚

第6章机械数据：

删除201端子GZZ封装图和176针PGF封装图

201终端GZZ ， 201端ZZZ和176引脚PGF封装的机械图纸将被追加到该

通过一个自动化的过程记录。

表6-1 ，热阻特性（环境） ：

改变"GZZ"到"GZZ ，

ZZZ"

更新"Adding散热通孔将显著改善... "脚注包括ZZZ包

表6-2 ，热阻特性（案例） ：

改变"GZZ"到"GZZ ，

ZZZ"

添加了第6.2节，包装信息

修订历史

3

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

www.ti.com

目录

1

2

TMS320VC5502

.................................................................................................................

15

1.1

2.1

2.2

特点

.....................................................................................................................

15

描述

..................................................................................................................

16

引脚分配

............................................................................................................

17

2.2.1

2.2.2

2.2.3

球栅阵列（ GZZ和ZZZ ）

................................................................................

17

小外形四方扁平封装（ PGF ）

.............................................................................

19

信号说明

..............................................................................................

21

介绍

.......................................................................................................................

16

3

功能概述

...........................................................................................................

33

3.1

内存

......................................................................................................................

34

3.2

3.3

3.4

3.5

3.6

3.7

3.8

3.9

3.10

3.11

...................................................................................................

3.1.2

片上双存取RAM （ DARAM ）

........................................................................

3.1.3

指令缓存

................................................................................................

3.1.4

存储器映射

.....................................................................................................

3.1.5

引导配置

...............................................................................................

外设

..................................................................................................................

可配置外部端口和信号

................................................................................

3.3.1

并行端口多路复用器

................................................................................................

3.3.2

主机端口多路复用器

....................................................................................................

3.3.3

串口2多路复用器

................................................................................................

3.3.4

外部总线选择寄存器（ XBSR ）

.....................................................................

配置举例

...................................................................................................

计时器

........................................................................................................................

3.5.1

定时器中断

..................................................................................................

3.5.2

定时器引脚

........................................................................................................

3.5.3

定时信号选择寄存器（ TSSR ）

.....................................................................

通用异步接收器/发送器（UART）

...............................................................

内部集成电路（我

2

C）模块

.....................................................................................

主机端口接口（ HPI ）

..................................................................................................

直接存储器访问（DMA ）控制器

................................................................................

3.9.1

DMA通道0控制寄存器（ DMA_CCR0 ）

...........................................................

系统时钟发生器

..................................................................................................

3.10.1输入时钟源

..............................................................................................

3.10.2时钟组

.....................................................................................................

3.10.3 EMIF输入时钟选择

....................................................................................

3.10.4更改时钟频率组

.....................................................................

3.10.5 PLL控制寄存器

..........................................................................................

3.10.6复位顺序

.................................................................................................

怠速控制

..................................................................................................................

3.11.1时钟域

...................................................................................................

3.11.2空闲程序

................................................................................................

在进入空闲状态3.11.3模块的行为

.....................................................................

3.11.4唤醒程序

............................................................................................

3.11.5自动唤醒/待机功能的多通道缓冲串口和DMA

...........................................................

复用模块3.11.6时钟状态

...........................................................................

3.1.1

片上ROM

34

35

35

36

37

37

38

38

39

40

41

43

44

45

46

47

48

50

51

52

52

54

55

57

58

58

60

72

72

73

73

75

76

78

78

4

目录

www.ti.com

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

3.11.7

3.12

怠速控制和状态寄存器

............................................................................

79

4

5

.............................................................................................

87

3.12.1通用I / O端口

......................................................................................

87

3.12.2并行端口通用I / O（ PGPIO ）

.................................................................

89

3.13外部总线控制寄存器

............................................................................................

95

3.13.1外部总线控制寄存器（ XBCR ）

.......................................................................

97

3.14个内部端口和系统寄存器

....................................................................................

98

3.14.1 XPORT接口

................................................................................................

98

3.14.2 DPORT接口

...............................................................................................

100

3.14.3 IPORT接口

................................................................................................

102

3.14.4系统配置寄存器（ CONFIG ）

..................................................................

103

3.14.5超时控制寄存器（ TOCR ）

..........................................................................

104

3.15 CPU存储器映射寄存器

.......................................................................................

105

3.16外设寄存器

......................................................................................................

107

3.17中断

...................................................................................................................

120

3.17.1 IFR和IER寄存器

.......................................................................................

121

3.17.2中断时序

................................................................................................

122

3.17.3中断确认

.........................................................................................

122

3.18通知关于TCK

..................................................................................................

123

支持

...........................................................................................................................

125

4.1

通知关于JTAG （ IEEE 1149.1 ）边界扫描测试能力

.......................................

125

4.1.1

对于边界扫描测试的初始化要求

......................................................

125

4.1.2

边界扫描描述语言（ BSDL ）模式

....................................................

125

4.2

文档支持

..................................................................................................

125

4.3

设备和开发支持工具命名

..............................................................

126

特定网络阳离子

..................................................................................................................

127

5.1

电气规格

..................................................................................................

127

通用I / O（ GPIO ）

5.2

5.3

5.4

5.5

5.6

绝对最大额定值在工作温度范围

（除非另有说明）

...............................................................................................

127

推荐工作条件

..................................................................................

127

电气特性在推荐的工作温度范围

（除非另有说明）

...............................................................................................

128

时序参数符号

...........................................................................................

129

5.7

5.8

5.9

5.10

5.11

5.12

.............................................................................................................

5.6.1

内部系统振荡器和外部晶体

...........................................................

5.6.2

布局的注意事项

.........................................................................................

5.6.3

时钟发生器在旁路模式（ APLL禁用）

......................................................

5.6.4

时钟发生器在锁定模式（ APLL合成已启用）

.............................................

5.6.5

EMIF时钟选项

...........................................................................................

内存时序

..........................................................................................................

5.7.1

异步内存时序

..............................................................................

5.7.2

可编程同步接口时序

...........................................................

5.7.3

同步DRAM时序

.................................................................................

HOLD / HOLDA时序

..................................................................................................

复位时序

.............................................................................................................

外部中断和中断应答（ IACK ）时序

.....................................................

XF计时

.................................................................................................................

通用输入/输出（ GPIOx ）时序

.....................................................................

时钟选项

目录

130

130

131

132

133

134

136

136

139

142

147

148

150

151

152

5

TMS320VC5502

定点数字信号处理器

数据手册

文献编号： SPRS166H

2001年4月 - 修订2004年11月

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

www.ti.com

修订历史

本数据手册的修订历史记录强调了对SPRS166G设备专用所做的技术更改

数据表使它成为SPRS166H修订。

适用范围：

删除第7.1节（球栅阵列机械数据）和第7.2节（小外形四方

扁平封装机械数据） 。 201终端GZZ ， 201端ZZZ和176引脚的机械图纸

PGF包将通过一个自动化的过程被附加到这个文件。

加入201端ZZZ包信息/数据，添加4.1节[公告关于JTAG （ IEEE

1149.1 ）边界扫描测试能力】 ，添加第6.2节（包装信息）等。

增加/变动/删除

全球：

加201终端ZZZ包信息/数据

SPRU146更新的标题"TMS320VC5501 / 5503分之5502 /五千五百零九分之五千五百零七

DSP内部集成电路（ I2C ）模块参考

Guide"

SPRU592更新的标题"TMS320VC5501 / 5502 /五千五百○七分之五千五百○三/五千五百一十分之五千五百〇九

DSP的多通道缓冲串行端口（ McBSP的）

参考Guide"

移动"Package热阻Characteristics"部分第6章机械数据

第1.1节，产品特点：

加201端ZZZ包"Packages"功能

第2.2.1节：

从"Ball栅阵列更改的标题（ GZZ ） "为"Ball栅格阵列（ GZZ

和ZZZ ） "

更新"The TMS320VC5502是提供在... "款

图2-1：

改标题从"201端GZZ球栅阵列（底视图） "为"201 ，终端GZZ

和ZZZ

球栅阵列（底部

查看） "

表2-1：

改标题从"201端GZZ球栅阵列热球Locations"到"201端GZZ

和ZZZ

球栅阵列

热球Locations"

表2-2：

改标题从"201端GZZ球栅阵列球Assignments"到"201端GZZ

和ZZZ

球栅阵列球

Assignments"

表2-4 ，信号说明：

HCS ， HDS1 ， HDS2和HPIENA更新功能

图3-2 ， TMS320VC5502存储器映射：

加入"Byte Address"上述地址

关于CE空间的大小添加脚注

更新了第3.8节，主机端口接口（ HPI ）

第3.10.6 ，复位序列：

更新"After所有的内部延时周期已经过期， ... "项目符号项

表3-57 ，外设总线控制器配置寄存器：

新增超时控制寄存器（ TOCR ）在0×9000

第4章，技术支持：

增加第4.1节，声明关于JTAG （ IEEE 1149.1 ）边界扫描测试能力

补充第4.1.1节，为边界扫描测试的初始化要求

添加4.1.2节，边界扫描描述语言（ BSDL ）模式

第4.2节，文档支持：

SPRU146更新的标题"TMS320VC5501 / 5503分之5502 /五千五百零九分之五千五百零七

DSP内部集成电路（ I2C ）模块参考

Guide"

SPRU592更新的标题"TMS320VC5501 / 5502 /五千五百○七分之五千五百○三/五千五百一十分之五千五百〇九

DSP的多通道缓冲串行端口（ McBSP的）

参考Guide"

2

修订历史

www.ti.com

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

增加/变动/缺失（续）

表5-43 ， HPI读写时序要求：

H13 [T

瓦特（ DSL）的

] ：删除"K = 1" ， "K = 2" ，并"K = 4"柱

H14 [T

W（ DSH ）

]:

- 删除"K = 1" ， "K = 2" ，并"K = 4"柱

- 改变MIN值从3P ，P和1.75P对2P （纳秒）

删除"K =分频比... "注脚

加入"A主机不能启动传送请求... "注脚

表5-44 ， HPI的读，写开关特性：

加入"A主机不能启动传送请求... "注脚

第6章机械数据：

删除201端子GZZ封装图和176针PGF封装图

201终端GZZ ， 201端ZZZ和176引脚PGF封装的机械图纸将被追加到该

通过一个自动化的过程记录。

表6-1 ，热阻特性（环境） ：

改变"GZZ"到"GZZ ，

ZZZ"

更新"Adding散热通孔将显著改善... "脚注包括ZZZ包

表6-2 ，热阻特性（案例） ：

改变"GZZ"到"GZZ ，

ZZZ"

添加了第6.2节，包装信息

修订历史

3

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

www.ti.com

目录

1

2

TMS320VC5502

.................................................................................................................

15

1.1

2.1

2.2

特点

.....................................................................................................................

15

描述

..................................................................................................................

16

引脚分配

............................................................................................................

17

2.2.1

2.2.2

2.2.3

球栅阵列（ GZZ和ZZZ ）

................................................................................

17

小外形四方扁平封装（ PGF ）

.............................................................................

19

信号说明

..............................................................................................

21

介绍

.......................................................................................................................

16

3

功能概述

...........................................................................................................

33

3.1

内存

......................................................................................................................

34

3.2

3.3

3.4

3.5

3.6

3.7

3.8

3.9

3.10

3.11

...................................................................................................

3.1.2

片上双存取RAM （ DARAM ）

........................................................................

3.1.3

指令缓存

................................................................................................

3.1.4

存储器映射

.....................................................................................................

3.1.5

引导配置

...............................................................................................

外设

..................................................................................................................

可配置外部端口和信号

................................................................................

3.3.1

并行端口多路复用器

................................................................................................

3.3.2

主机端口多路复用器

....................................................................................................

3.3.3

串口2多路复用器

................................................................................................

3.3.4

外部总线选择寄存器（ XBSR ）

.....................................................................

配置举例

...................................................................................................

计时器

........................................................................................................................

3.5.1

定时器中断

..................................................................................................

3.5.2

定时器引脚

........................................................................................................

3.5.3

定时信号选择寄存器（ TSSR ）

.....................................................................

通用异步接收器/发送器（UART）

...............................................................

内部集成电路（我

2

C）模块

.....................................................................................

主机端口接口（ HPI ）

..................................................................................................

直接存储器访问（DMA ）控制器

................................................................................

3.9.1

DMA通道0控制寄存器（ DMA_CCR0 ）

...........................................................

系统时钟发生器

..................................................................................................

3.10.1输入时钟源

..............................................................................................

3.10.2时钟组

.....................................................................................................

3.10.3 EMIF输入时钟选择

....................................................................................

3.10.4更改时钟频率组

.....................................................................

3.10.5 PLL控制寄存器

..........................................................................................

3.10.6复位顺序

.................................................................................................

怠速控制

..................................................................................................................

3.11.1时钟域

...................................................................................................

3.11.2空闲程序

................................................................................................

在进入空闲状态3.11.3模块的行为

.....................................................................

3.11.4唤醒程序

............................................................................................

3.11.5自动唤醒/待机功能的多通道缓冲串口和DMA

...........................................................

复用模块3.11.6时钟状态

...........................................................................

3.1.1

片上ROM

34

35

35

36

37

37

38

38

39

40

41

43

44

45

46

47

48

50

51

52

52

54

55

57

58

58

60

72

72

73

73

75

76

78

78

4

目录

www.ti.com

TMS320VC5502

定点数字信号处理器

SPRS166H - 2001年4月 - 修订2004年11月

3.11.7

3.12

怠速控制和状态寄存器

............................................................................

79

4

5

.............................................................................................

87

3.12.1通用I / O端口

......................................................................................

87

3.12.2并行端口通用I / O（ PGPIO ）

.................................................................

89

3.13外部总线控制寄存器

............................................................................................

95

3.13.1外部总线控制寄存器（ XBCR ）

.......................................................................

97

3.14个内部端口和系统寄存器

....................................................................................

98

3.14.1 XPORT接口

................................................................................................

98

3.14.2 DPORT接口

...............................................................................................

100

3.14.3 IPORT接口

................................................................................................

102

3.14.4系统配置寄存器（ CONFIG ）

..................................................................

103

3.14.5超时控制寄存器（ TOCR ）

..........................................................................

104

3.15 CPU存储器映射寄存器

.......................................................................................

105

3.16外设寄存器

......................................................................................................

107

3.17中断

...................................................................................................................

120

3.17.1 IFR和IER寄存器

.......................................................................................

121

3.17.2中断时序

................................................................................................

122

3.17.3中断确认

.........................................................................................

122

3.18通知关于TCK

..................................................................................................

123

支持

...........................................................................................................................

125

4.1

通知关于JTAG （ IEEE 1149.1 ）边界扫描测试能力

.......................................

125

4.1.1

对于边界扫描测试的初始化要求

......................................................

125

4.1.2

边界扫描描述语言（ BSDL ）模式

....................................................

125

4.2

文档支持

..................................................................................................

125

4.3

设备和开发支持工具命名

..............................................................

126

特定网络阳离子

..................................................................................................................

127

5.1

电气规格

..................................................................................................

127

通用I / O（ GPIO ）

5.2

5.3

5.4

5.5

5.6

绝对最大额定值在工作温度范围

（除非另有说明）

...............................................................................................

127

推荐工作条件

..................................................................................

127

电气特性在推荐的工作温度范围

（除非另有说明）

...............................................................................................

128

时序参数符号

...........................................................................................

129

5.7

5.8

5.9

5.10

5.11

5.12

.............................................................................................................

5.6.1

内部系统振荡器和外部晶体

...........................................................

5.6.2

布局的注意事项

.........................................................................................

5.6.3

时钟发生器在旁路模式（ APLL禁用）

......................................................

5.6.4

时钟发生器在锁定模式（ APLL合成已启用）

.............................................

5.6.5

EMIF时钟选项

...........................................................................................

内存时序

..........................................................................................................

5.7.1

异步内存时序

..............................................................................

5.7.2

可编程同步接口时序

...........................................................

5.7.3

同步DRAM时序

.................................................................................

HOLD / HOLDA时序

..................................................................................................

复位时序

.............................................................................................................

外部中断和中断应答（ IACK ）时序

.....................................................

XF计时

.................................................................................................................

通用输入/输出（ GPIOx ）时序

.....................................................................

时钟选项

目录

130

130

131

132

133

134

136

136

139

142

147

148

150

151

152

5