TMS320UC5409
定点数字信号处理器
SPRS101A - 1999年4月 - 修订1999年8月
D
D
D
D
D
D
D
D
D
D
D
D
D
D
先进的多总线架构，具有三
独立的16位数据存储器总线和
一个程序存储器总线
40位算术逻辑单元（ ALU ） ，
包括一个40位的桶形移位器和两个
独立的40位累加器
17-
×
17位并行乘法器耦合到
40位专用加法器，用于非流水线
单周期乘法/累加（ MAC ）
手术
比较，选择和存储单元（ CSSU ）的
添加/比较选择的维特比
操作者
指数编码器来计算
一个40位累加器的指数值
在一个周期内的价值
两个地址发生器与八
辅助寄存器和两个辅助
注册运算单元（ ARAUs ）
数据总线与总线保持者功能
扩展寻址模式为8M
×
16-Bit
最大可寻址外部程序
空间
16K ×16位的片上ROM
32K ×16位双访问片内RAM
单指令重复和
块重复操作的程序代码
块存储，传送指令为更好
程序和数据管理
说明随着32位长字
操作数
说明随着两个或三个操作数
读和写
D
D
D
D
D
D
D
D
D
D
D
算术指令采用并行存储
和并行加载
条件存储指令
快速中断返回
片上外设
- 软件可编程等待状态
发生器和可编程银行
开关
- 片上锁相环（ PLL ）时钟
发电机内部振荡器或
外部时钟源
- 三个多通道缓冲串行端口
（ McBSP的）
- 增强型8位并行主端口
接口采用16位数据/地址
- 1个16位定时器
- 六通道直接存储器存取
（DMA）控制器
功耗控制使用IDLE1 ，
IDLE2和IDLE3说明随着
掉电模式
CLKOUT关控制禁用CLKOUT
片基于扫描的仿真逻辑，
IEEE标准1149.1
（ JTAG ）边界扫描
逻辑
12.5 ns单周期定点
指令执行时间（ 80 MIPS ）
1.8 V内核电源
1.8 V至3.6 V的I / O电源启用
操作一单1.8 V电源或
双电源
可在一个144引脚塑料薄型四方
扁平封装（ TQFP ） （ PGE后缀）和144引脚
球栅阵列（ BGA ） （ GGU后缀）
描述
该TMS320UC5409定点数字信号处理器（DSP） （以下简称为“ UC5409除非
另有规定）是理想的低功率，高性能应用。该处理器具有非常低的功耗
消耗和灵活地支持各种系统电压的配置。广泛的I / O电压
使得它具有1.8 V单电源或双电源供电的混合电压系统进行操作。
这个特性消除了对外部电平移位，并降低功率消耗在新兴子3V
系统。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
IEEE标准1149.1-1990标准试验访问端口和边界扫描结构。
预告信息涉及新产品的采样或
开发试制阶段。特征数据和其他
特定网络阳离子如有更改，恕不另行通知。
版权
1999年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
超前信息
TMS320UC5409
定点数字信号处理器
SPRS101A - 1999年4月 - 修订1999年8月
描述（续）
该TMS320UC5409定点数字信号处理器（DSP） （以下简称为“ UC5409除非
另有规定）是基于一种先进的改进型哈佛架构，具有一个程序存储器总线
三个数据存储器总线。此处理器提供一个算术逻辑单元（ALU ），其高度
并行应用程序特定的硬件逻辑，片内存储器，以及额外的片上外设。基础
这种DSP的操作灵活性和速度是一个高度专业化的指令集。
对于在DSP上的' C5000系列的体系结构的详细信息，请参阅
TMS320C5000 DSP系列
功能概述
（文献编号SPRU307 ） 。
TMS320UC5409 PGE包装
（ TOP VIEW ）
VSS
A21
CV DD
A9
A8
A7
A6
A5
A4
HD6
A3
A2
A1
A0
DVDD
HDS2
VSS
HDS1
VSS
CVDD
HD5
D15
D14
D13
HD4
D12
D11
D10
D9
D8
D7
D6
DV DD
VSS
A20
A19
119
118
117
116
115
114
113
112
111
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
110
VSS
A22
VSS
DVDD
A10
HD7
A11
A12
A13
A14
A15
CVDD
有
VSS
VSS
CVDD
HCS
HR / W
准备
PS
DS
IS
读/写
MSTRB
IOSTRB
MSC
XF
HOLDA
室内空气质量
HOLD
BIO
MP / MC
DVDD
VSS
BDR1
BFSR1
109
超前信息
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
A18
A17
VSS
A16
D5
D4
D3
D2
D1
D0
RS
X2/CLKIN
X1
HD3
CLKOUT
VSS
HPIENA
CVDD
VSS
TMS
TCK
TRST
TDI
TDO
EMU1/OFF
EMU0
TOUT
HD2
HPI16
CLKMD3
CLKMD2
CLKMD1
VSS
DVDD
BDX1
BFSX1
NC =无内部连接
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是地同时为I / O
销和核心的CPU。
2
BCLKR1
HCNTL0
VSS
BCLKR0
BCLKR2
BFSR0
BFSR2
BDR0
HCNTL1
BDR2
BCLKX0
BCLKX2
VSS
提示
CVDD
BFSX0
BFSX2
HRDY
DV DD
V SS
HD0
BDX0
BDX2
IACK
HBIL
NMI
INT0
INT1
INT2
INT3
CVDD
HD1
VSS
BCLKX1
VSS
邮政信箱1443
VSS
休斯敦，得克萨斯州77251-1443
TMS320UC5409
定点数字信号处理器
SPRS101A - 1999年4月 - 修订1999年8月
TMS320UC5409 GGU包装
（底视图）
13 12 11 10 9
8
7
6
5
4
3
2
1
A
B
C
D
E
F
G
H
J
L
M
N
该引脚分配表按照列出了每个信号象限和BGA球号码为
TMS320UC5409GGU （ 144引脚BGA封装） 。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
3
超前信息
K
TMS320UC5409
定点数字信号处理器
SPRS101A - 1999年4月 - 修订1999年8月
引脚分配TMS320UC5409GGU （ 144引脚BGA封装）
信号
1象限
VSS
A22
VSS
DVDD
A10
HD7
A11
A12
A13
A14
A15
CVDD
有
VSS
VSS
CVDD
HCS
HR / W
准备
PS
DS
IS
读/写
MSTRB
IOSTRB
MSC
XF
HOLDA
室内空气质量
HOLD
BIO
MP / MC
DVDD
VSS
BDR1
BFSR1
BGA球＃
A1
B1
C2
C1
D4
D3
D2
D1
E4
E3
E2
E1
F4
F3
F2
F1
G2
G1
G3
G4
H1
H2
H3
H4
J1
J2
J3
J4
K1
K2
K3
L1
L2
L3
M1
M2
信号
2象限
BFSX1
BDX1
DVDD
VSS
CLKMD1
CLKMD2
CLKMD3
HPI16
HD2
TOUT
EMU0
EMU1/OFF
TDO
TDI
TRST
TCK
TMS
VSS
CVDD
HPIENA
VSS
CLKOUT
HD3
X1
X2/CLKIN
RS
D0
D1
D2
D3
D4
D5
A16
VSS
A17
A18
BGA球＃
N13
M13
L12
L13
K10
K11
K12
K13
J10
J11
J12
J13
H10
H11
H12
H13
G12
G13
G11
G10
F13
F12
F11
F10
E13
E12
E11
E10
D13
D12
D11
C13
C12
C11
B13
B12
信号
象限3
VSS
BCLKR1
HCNTL0
VSS
BCLKR0
BCLKR2
BFSR0
BFSR2
BDR0
HCNTL1
BDR2
BCLKX0
BCLKX2
VSS
提示
CVDD
BFSX0
BFSX2
HRDY
DVDD
VSS
HD0
BDX0
BDX2
IACK
HBIL
NMI
INT0
INT1
INT2
INT3
CVDD
HD1
VSS
BCLKX1
BGA球＃
N1
N2
M3
N3
K4
L4
M4
N4
K5
L5
M5
N5
K6
L6
M6
N6
M7
N7
L7
K7
N8
M8
L8
K8
N9
M9
L9
K9
N10
M10
L10
N11
M11
L11
N12
信号
4象限
A19
A20
VSS
DVDD
D6
D7
D8
D9
D10
D11
D12
HD4
D13
D14
D15
HD5
CVDD
VSS
HDS1
VSS
HDS2
DVDD
A0
A1
A2
A3
HD6
A4
A5
A6
A7
A8
A9
CVDD
A21
BGA球＃
A13
A12
B11
A11
D10
C10
B10
A10
D9
C9
B9
A9
D8
C8
B8
A8
B7
A7
C7
D7
A6
B6
C6
D6
A5
B5
C5
D5
A4
B4
C4
A3
B3
C3
A2
超前信息
VSS
M12
VSS
B2
DVDD是用于I / O引脚的电源而CVDD为CPU核心电源。 VSS是接地同时为I / O管脚和芯
中央处理器。
4
邮政信箱1443
休斯敦，得克萨斯州77251-1443
TMS320UC5409
定点数字信号处理器
SPRS101A - 1999年4月 - 修订1999年8月
终端功能
下表列出了各个信号，功能和操作按功能分组模式（多个） 。
终端功能
终奌站
名字
I / O-
描述
数据信号
A22
A21
A20
A19
A18
A17
A16
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
（MSB）
O / Z
并行地址总线A22 [最显著位（MSB） ]至A0 [至少显著位（LSB） ] 。下部16
地址引脚（ A0至A15 ）被复用，以解决所有外部存储器（程序，数据）或I / O ，而上部7
地址引脚（ A16到A22 ）仅用于寻址外部程序空间。这些引脚被放置在
高阻抗状态时，保持模式被启用时，或当OFF为低。
（ LSB ）
（MSB）
I / O / Z
（ LSB ）
（MSB）
I / O
并行数据总线D15 （MSB）至D0 （LSB）。在16个数据引脚（ D0到D15 ）的
复到核心CPU和外部数据/程序之间传送数据
内存或I / O设备。数据总线被放置在高阻抗状态时，不
输出或者RS或HOLD断言。数据总线也进入
高阻抗状态时，关闭低。
数据总线具有总线持有者以减少所造成的静态功耗
浮动的，未使用的引脚。这些公交车持有者也省去了外部偏置
电阻上未使用的引脚。当数据总线没有被驱动的“ UC5409 ，该
公交车人保持引脚在先前的逻辑电平。在数据总线持有人
“ UC5409是在复位无效并通过的波黑位可以启用/禁用
银行切换控制寄存器（ BSCR ） 。
（ LSB ）
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
（ LSB ）
初始化，中断和复位操作
IACK
INT0
INT1
INT2
INT3
NMI
O / Z
中断应答信号。 IACK表示收到中断和程序计数器的取
中断向量地址由A15 - A0指定。 IACK也进入高阻状态时，关闭低。
外部用户中断。 INT0 - INT3的优先级，并且可屏蔽的中断屏蔽寄存器和中断
模式位。 INT0 -INT3可以查询和中断标志寄存器的方式复位。
不可屏蔽中断。 NMI是一个外部中断不能由INTM或IMR中的方式来加以屏蔽。当
NMI被激活，处理器陷阱相应的向量位置。
I
I
I =输入， O =输出，Z =高阻抗，S =电源
邮政信箱1443
休斯敦，得克萨斯州77251-1443
5
超前信息
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
（MSB）
I
这些引脚可用于通过HPI以解决内部存储器时HPI16销
高（ A0 - A15 ） 。
QQ：2881677436 复制
