【www.ti.comTMS320TCI6482通信基础设施数字信号处理器SPRS246F - 200】,IC型号TMS320TCI6482ZTZ8,TMS320TCI6482ZTZ8 PDF资料,TMS320TCI6482ZTZ8经销商,ic,电子元器件-51电子网

www.ti.com

TMS320TCI6482

通信基础设施数字信号处理器

SPRS246F - 2005年4月 - 修订2007年5月

1，产品特点

高性能定点DSP （ TCI6482 ）

- 1.17- 1 - ns指令周期时间

- 850 - MHz和1 GHz的时钟速率

- 8个32位指令/周期

- 8000 MIPS / MMACS （ 16位）

- 商业温度[ 0 ° C至90 ° C]

- 扩展级温度[ -40 ° C至105 ° C]

的TMS320C64x + DSP内核

- 专用SPLOOP指令

- 精简指令（ 16位）

指令集增强功能

- 异常处理

的TMS320C64x + Megamodule L1 / L2存储器

架构：

- 256K位（ 32K字节） L1P程序高速缓存

[直接映射]

- 256K位（ 32K字节） L1D数据缓存

[ 2路组相联]

- 16M位（ 2096K字节） L2统一映射

内存/缓存[灵活配置混合型]

- 256K位（ 32K字节） L2 ROM

- 时间戳计数器

2金融监管机构的CDMA处理

- 专用耙， PATH_SEARCH和

RACH_SEARCH说明

- 发送处理能力

增强VCP2

- 支持超过694 7.95 - Kbps的AMR

- 可编程代码参数

增强的Turbo解码器协处理器（ TCP2 ）

- 最多支持8个2 Mbps的3GPP

（ 6次迭代）

- 可编程Turbo码和解码

参数

字节序：小端，大端

64位外部存储器接口（ EMIFA ）

- 无缝连接异步

存储器（ SRAM ，Flash和EEPROM）和

同步存储器（ SBSRAM ， ZBT

SRAM ）

- 支持接口标准同步

设备和定制逻辑（ FPGA ， CPLD ，

结构化ASIC等）

- 32M字节寻址总额外部

存储空间

一个内部集成电路（I

C）总线

四1个串行RapidIO链接（或一个4倍），

V1.2标准

- 1.25- ， 2.5 ， 3.125 - Gbps的链路速率

- 消息传递， DIRECTIO支持，错误

MGMT扩展，拥塞控制

- IEEE 1149.6标准的I / O

32位DDR2内存控制器（ DDR2-533

SDRAM ）

EDMA3控制器（ 64个独立通道）

32位/ 16位主机端口接口（ HPI ）

32位33- / 66 - MHz的3.3 V外设组件

互连（ PCI ）主/从接口

符合

PCI局部总线特定网络阳离子

(v2.3)

两个McBSP

10/100/1000 Mb / s以太网MAC （ EMAC ）

- 符合IEEE 802.3标准

- 支持多种媒体独立

接口（ MII ， GMII ， RMII和RGMII ）

- 8个独立的TX和RX通道

2个64位通用定时器，

可配置为4个32位定时器

乌托邦

- UTOPIA 2级从ATM控制器

- 8位发送和接收操作起来

每个方向50兆赫

- 用户自定义单元格格可达64字节

VLYNQ 端口

- 全双工串行总线

- 最多4位传输， 4位接收

- 高达125 MHz的操作

16个通用I / O（ GPIO ）引脚

系统PLL和PLL控制器

二次PLL和PLL控制器，专用

以EMAC和DDR2内存控制器

高级事件触发（ AET ）兼容

跟踪功能的设备

IEEE- 1149.1 （ JTAG ）

边界扫描兼容

697引脚球栅阵列（ BGA ）封装

（ ZTZ或GTZ后缀）， 0.8毫米间距球

0.09微米/ 7级铜金属工艺（ CMOS ）

3.3- / 1.8 / 1.5 / 1.25- / 1.2 -V的I / O ，

1.25- / 1.2 - V内部

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在本文档的末尾。

所有商标均为其各自所有者的财产。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

TMS320TCI6482

通信基础设施数字信号处理器

SPRS246F - 2005年4月 - 修订2007年5月

www.ti.com

1.1 ZTZ / GTZ BGA封装（底视图）

图1-1

示出了TMS320TCI6482设备697针球栅阵列封装（仰视图）。

ZTZ / GTZ 697 -PIN球栅阵列（ BGA）封装

（ BOTTOM VIEW ）

11 13 15 17 19 21 23 25 27 29

10 12 14 16 18 20 22 24 26 28

注： ZTZ机械包装标志代表了德国技术合作公司包的无铅球的版本。欲了解更多详细信息，

见

机械数据

本文档的部分。

图1-1 。 ZTZ / GTZ BGA封装（底视图）

1.2说明

所述的TMS320C64x + DSP的（包括TMS320TCI6482装置）是性能最高的

定点DSP系列中的TMS320C6000 DSP平台。该TCI6482设备是基于

第三代高性能，先进的VelociTI 超长指令字（ VLIW ）架构

德州仪器（ TI ）开发的，使得这些DSP的理想选择，包括申请

视频和电信基础设施，成像/医疗和无线基础设施（ WI ）。是的C64x + 器件

是向上代码兼容的，它们是C6000 DSP平台的一部分，以前的设备。

基于90纳米制程技术，并以高达每秒8000万条指令的表现

（ MIPS ）或每个周期8000的16位MMAC翻了一番]在1 GHz的时钟速率， TCI6482器件提供具有成本效益

解决方案的高性能DSP的编程难题。在TCI6482 DSP拥有

高速控制器的操作灵活性和阵列处理器数值能力。

在C64x + DSP内核采用八个功能单元，两个寄存器文件和两个数据路径。像早期的

C6000器件，其中两个八个功能单元都乘或.M单元。每个的C64x + .M单元翻倍

通过执行4个16位×16位乘法累加的乘法吞吐量与C64x的核心

（MACS ），每个时钟周期。因此， 8个16位×16位MAC可以执行每个周期上的C64x +

核心内容。在一个1 - GHz的时钟速率，这意味着8000个16位MMAC翻了一番可以发生每一秒。此外，每个

乘数对的C64x +内核能够计算一个32位×32位MAC或4个8位×8位MAC每个时钟

周期。

该TCI6482器件包括串行RapidIO 。这种高带宽外设显着提高

系统性能和降低系统成本的应用，包括在电路板上多个DSP ，

如视频和电信基础设施和医疗/成像。

特点

提交文档反馈

www.ti.com

TMS320TCI6482

通信基础设施数字信号处理器

SPRS246F - 2005年4月 - 修订2007年5月

在TCI6482 DSP的集成组织成一个2级存储器系统的大量的片上存储器。

在TCI6482器件上的第1级（ L1）的程序和数据存储器的每个32KB 。该内存可

配置为映射RAM中，高速缓存，或两者的某种组合。当配置为高速缓存， L1

程序（ L1P ）是一个直接映射高速缓存，其中为L1数据（ L1D ）是一个两路组相联高速缓存。该

级别2 （L2）的存储器的程序和数据空间之间共享，且是2096KB大小。 L2存储器可

也可以配置为映射RAM中，高速缓存，或两者的某种组合。是的C64x + Megamodule

也有一个32位的外设配置（ CFG ）端口，一个内部DMA （ IDMA ）控制器，系统

带复位/启动控制组件，中断/异常控制，断电控制，以及一个自由运行

32位的定时器进行时间戳记。

外设集包括：一个内部集成电路总线模块（ I2C） ; 2多通道缓冲串口

端口（ McBSP的） ;对于异步传输模式8位通用测试和操作PHY接口

（ ATM ）从[乌托邦奴隶]端口; 2个64位通用定时器（也可配置为4个32位

计时器） ;一个用户可配置的16位或32位主机端口接口（ HPI16 / HPI32 ） ;外围部件

互连（PCI） ;一个16针的通用输入/输出端口（GPIO）与可编程中断/事件

生成模式;一个10/100/1000以太网媒体访问控制器（ EMAC），它提供了一种有效的

在TCI6482 DSP内核处理器和网络之间的接口;一个管理数据输入/输出

（ MDIO ）模块（也有一部分的EMAC ），不断地轮询才能全部32 MDIO地址

枚举系统中的所有物理层设备;一个4位的发送， 4位接收VLYNQ接口;一个无缝

外部存储器接口（64位EMIFA ），其能够连接到同步和

异步外设;和一个32位的DDR2 SDRAM接口。

在TCI6482的I2C端口允许DSP轻松控制外围设备，并与沟通

主处理器。此外，标准的多信道缓冲串行端口（ McBSP的）可被用于

串行外设接口（SPI ）模式的外围设备进行通信。

该VLYNQ接口提供了标准的高速串行接口，多种TI器件的可

补充的处理能力或TCI6482装置的外部连接。这支持

主机到外围设备或对等通信模式。

该TCI6482器件具有两个高性能嵌入式协处理器[增强维特比解码器

协处理器（ VCP2 ）和增强的Turbo解码器协处理器（ TCP2 ）的显著加快

片上信道解码操作。该VCP2在CPU时钟运行分频-3解码过

694 7.95 Kbps的自适应多速率（AMR）〔K = 9 ，R = 1/3]话音信道。该VCP2支持约束

长度K = 5，6， 7，8，和9中，速率R = 3/4 ，1/2， 1/3 ，1/4，和1/5和灵活的多项式，而

产生艰难的决定或软的决定。所述TCP2运行在CPU时钟分频的3能够解码

最多50个384 - Kbps或8个2 Mbps的Turbo编码的渠道（假设6次迭代）。该TCP2

实现了最大*登录地图算法和被设计来支持所要求的所有多项式和收费

第三代合作伙伴项目（ 3GPP和3GPP2 ），具有完全可编程的帧的长度和

涡轮交织。解码参数，例如迭代次数和停止准则也

可编程的。的VCP2 / TCP2和CPU之间的通信进行了通过

EDMA3控制器。

在TCI6482具有开发工具一套完整，其中包括：一个新的C编译器，汇编

优化器来简化编程和调度，并在Windows调试界面的可视性

源代码的执行。

是的C64x + CPU有两个紧密耦合的Rake /搜索加速器（ RSA）的用于码分多址

址（CDMA ），以帮助在基站收发信系统（BTS ）的芯片速率处理。

提交文档反馈

特点

TMS320TCI6482

通信基础设施数字信号处理器

SPRS246F - 2005年4月 - 修订2007年5月

www.ti.com

1.3

功能框图

图1-2

示出了TCI6482装置的功能框图。

DDR2 SDRAM

DDR2

纪念品CTLR

和PLL2

PLL2

调节器

(D)

TCI6482

I / O设备

EMIFA

TCP2

VCP2

L1P SRAM /高速缓存直接映射

32K字节

L2 ROM

32K

字节

(E)

L1P内存控制器（内存保护/带宽MGMT ）

McBSP0

(A)

McBSP1

(A)

串行快速

I / O

HPI

(32/16)

(B)

C64x + DSP内核

取指令

16-/32-bit

指令调度

主交换中心资源

缓存

内存

2096K

字节

指令

解码

数据路径中的

寄存器文件

A31A16

A15A0

控制寄存器

SPLOOP缓冲区

在线仿真

数据路径B

B寄存器文件

B31B16

B15B0

中断和异常控制器

功率控制

系统

L2内存控制器

（内存保护/

带宽MGMT ）

内部DMA

（ IDMA ）

PCI66

(B)

乌托邦

(B)

EMAC

10/100/1000

MII

RMII

GMII

RMGII

(D)

MDIO

.L1

.S1

.M1

XX .D1

.D2

.M2

.S2

.L2

L1D内存控制器（内存保护/带宽MGMT ）

GPIO16

(B)

I2C

VLYNQ

Timer1

(C)

RSA

L1D SRAM /高速缓存

2-Way

组相联

32K字节总数

RSA

EDMA 3.0

Timer0

(C)

次

交换中心

资源

PLL1和

PLL1

调节器

设备

CON组fi guration

逻辑

引导配置

A. McBSP的：帧木片 - H.100 ， MVIP ， SCSA ， T1 ， E1 ; AC97设备; SPI设备;编解码器

B的PCI外设引脚被多路复用的一些HPI的周销和UTOPIA地址引脚。欲了解更多详细信息，请参阅

设备

CON组fi guration

本文档的部分。

C.每个定时器外设（定时器1和定时器0 ）的可配置为2个64位通用定时器

两个32位的通用

计时器

一个看门狗定时器。

D.该PLL2控制器还产生时钟的EMAC 。

E.当访问在DSP的内部ROM中，CPU频率必须总是低于750兆赫。

图1-2 。功能框图

特点

提交文档反馈

www.ti.com

TMS320TCI6482

通信基础设施数字信号处理器

SPRS246F - 2005年4月 - 修订2007年5月

...................................................

1.1

ZTZ / GTZ BGA封装（底视图）

..............

1.2

描述

............................................

1.3

功能框图

............................

设备概述

.........................................

2.1

设备特点

................................

2.2

CPU （ DSP内核）的说明

.........................

2.3

内存映射汇总

.............................

2.4

引导顺序

......................................

2.5

引脚分配

....................................

2.6

信号组说明

..........................

2.7

终端功能

..................................

2.8

发展

........................................

设备CON组fi guration

..................................

3.1

设备配置在设备复位

..............

3.2

在器件复位外设配置

...........

3.3

外设选择后，器件复位

............

3.4

设备状态控制寄存器

.....................

3.5

设备状态寄存器说明

.................

3.6

JTAG ID （ JTAGID ）注册说明

............

3.7

上拉/下拉电阻

...........................

3.8

配置举例

.............................

系统互连

...................................

4.1

内部总线，桥梁和交换结构

........

4.2

数据交换网连接

....................

4.3

配置交换矩阵

.........................

4.4

BUS优先事项

........................................

的C64x + Megamodule

....................................

5.1

内存架构

................................

5.2

存储器保护

..................................

5.3

带宽管理

............................

5.4

断电控制

................................

5.5

Megamodule复位

................................

5.6

Megamodule修订

...............................

5.7

C64X + Megamodule寄存器描述（S ）

........

耙搜索加速器（ RSA ）

.....................

特点

器件工作条件

........................

7.1

7.2

7.3

在工作情况下的绝对最大额定值

温度范围（除非另有说明）

.....

推荐工作条件

...............

电气特性在推荐

电源电压和工作案例的范围

温度（除非另有说明）

...........

101

的C64x +周边信息与电气

特定网络阳离子

.........................................

103

8.1

8.2

8.3

8.4

8.5

8.6

8.7

参数信息

.............................

103

推荐的时钟和控制信号转换

行为

............................................

105

电源

....................................

105

增强型直接存储器存取（ EDMA3 ）

调节器

...........................................

107

中断

...........................................

121

重置控制器

....................................

125

PLL1和PLL1控制器

133

148

157

159

170

176

187

197

215

217

218

220

227

231

243

246

248

.........................

8.8

PLL2和PLL2控制器

.........................

8.9

DDR2内存控制器

..........................

8.10外部存储器接口A（ EMIFA ）

.............

8.11 I2C外设

......................................

8.12主机端口接口（ HPI ）外围

...............

8.13多通道缓冲串行端口（ McBSP的）

........

8.14以太网MAC （ EMAC ）

.............................

8.15定时器

..............................................

8.16增强维特比解码器协处理器（ VCP2 ）

8.17增强的Turbo解码器协处理器（ TCP2 ）

...

8.18外围组件互连（ PCI）的

.........

8.19 UTOPIA

............................................

8.20串行RapidIO （ SRIO ）端口

........................

8.21 VLYNQ外设

.................................

8.22通用输入/输出（ GPIO ）

.............

8.23仿真特性和功能

................

修订历史

............................................

9机械数据

.......................................

9.1

热数据

......................................

9.2

包装信息

.............................

250

252

提交文档反馈