TMS320C82
数字信号处理器
SPRS048 - 98年4月
单芯片MIMD并行DSP
超过15亿的RISC式的操作每
第二
主处理器（ MP ）
32位RISC处理器
IEEE- 754浮点
4K字节指令缓存
4K字节的数据缓存
两个并行处理器（ PPS）
32位高级DSP处理器
64位操作码提供了许多
每个周期并行操作
4K字节指令缓存， 4K字节
参数RAM和数据的8K字节
每PP RAM
传输控制器（TC）的
64位数据传输
高达480M字节/ s的传输速率
32位寻址
直接EDO DRAM /显存接口
直接SDRAM接口
动态总线宽度
智能排队和循环
优先级
GGP包装
（底视图）
或大或小端操作
片上RAM 44K字节
4G字节的地址空间
16.6 ns的周期时间
3.3 V操作
IEEE 1149.1测试端口（ JTAG ）
描述
的TMS320C82是一个单芯片， MIMD （多重指令/多数据）的并行处理器能够
每秒执行超过15十亿操作。它由一个32位RISC主控处理器，具有一对
120 MFlop IEEE浮点单元， 2个32位并行处理的DSP （ PPS） ，以及传送控制器
以高达480兆字节/秒的传输速率。所有的处理器都通过片上横杆紧密耦合的哪个
提供共享访问片上RAM 。这种性能和可编程性使“ C82理想
适合用于视频，成像和高速电信应用。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
生产数据信息，作为
出版日期。产品符合每规格
德州仪器标准保修条款。
生产加工并不包括
所有测试参数。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
版权所有 1998年德州仪器
1
TMS320C82
数字信号处理器
SPRS048 - 98年4月
架构
FPU
PP1
（DSP）的
L
32
32
PP0
（DSP）的
I
64
MP
OCR
I
64
G
L
32
G
32
C / D
64
I
32
32
龙头
交叉开关
指令缓存
指令缓存
图1. “ C82方框图数据路径
在“ C82框图显示了主要组件的C82 ：主处理器（ MP ） ，并行
处理器（聚苯硫醚） ，传输控制器（ TC）和JTAG仿真接口。到芯片上的共享访问
。每个PP可以
RAM的是通过交叉开关来实现的。横杆连接由表示
通过它的局部，全局和指令端口进行每周期3访问。在MP可以访问两个
每个周期的RAM通过交叉开关/数据和指令接口以及TC可以通过访问一个RAM
其纵横接口。因此，最多九个同时访问在每个周期的支持。地址可以
可以改变每个周期，允许纵横制矩阵要在一个逐周期的基础上改变。争夺
对于同一RAM中同一周期处理器之间通过一个循环优先权方案得以解决。在
除了交叉开关，一个32位的数据路径中的MP和TC之间的存在。这使得在MP到
TC的访问控制寄存器这是内存映射到MP的内存空间。
2
邮政信箱1443
休斯敦，得克萨斯州77251-1443
指令缓存
参数RAM
参数RAM
参数RAM
TC
数据RAM 1
数据RAM 0
数据RAM 1
数据RAM 0
数据缓存
QQ：2881677436 复制
