TMS320C6474
www.ti.com
SPRS552H
–
2008年10月
–
经修订的2011年4月
1.2
描述
所述的TMS320C64x + DSP的（包括TMS320C6474装置）是最高性能的多核
DSP系列中的TMS320C6000 DSP平台。
此外，C6474器件基于第三代高性能，先进的VelociTI
甚长指令字（ VLIW ）架构，德州仪器（ TI ）开发的。
是的C64x + 器件是向上代码兼容的，它们是C6000 的一部分，以前的设备
DSP平台。
1.2.1
核心处理器
基于65nm工艺技术，总原始DSP处理能力与性能3.6 GHz的
高达每秒28,800百万条指令（MIPS ）或每个周期28800 16位MMAC翻了一番]时， C6474装置
提供具有成本效益的解决方案，以高性能DSP的编程难题有三个独立的
DSP子系统。该DSP具有高速控制器和数字的业务灵活性
阵列处理器的能力。
在C64x + DSP内核采用八个功能单元，两个寄存器文件和两个数据路径。像早期的
C6000器件，其中两个功能单元都乘或.M单元。每个的C64x + .M单元一倍
通过执行4个16位×16位乘法累加器（MAC ）乘以吞吐量与C64x的核心
每个时钟周期。因此， 8个16位×16位MAC可以执行的的C64x +内核每个周期。在
A1.2 - GHz的速度，这意味着9600的16位MMAC翻了一番可能发生的每微秒。此外，每个乘法器
上的C64x +内核能够计算出一个32位×32位MAC或4个8位×8位MAC每个时钟周期。
此外，C6474 DSP集成组织为三级存储器系统中的大量的片上存储器。
设备上的1级数据存储器都是32 KB 。该存储器可以被配置为映射
RAM中，高速缓存，或两者的某种组合。当配置为高速缓存， L1程序（ L1P ）是
直接映射高速缓存，其中为L1数据（ L1D ）是一个两路组相联高速缓存。在3级（ L3 ） ROM为
64 KB的设备。是的C64x + megamodule也有一个32位的外设配置（ CFG ）端口，
内部DMA （ IDMA ）控制器，具有复位/启动控制系统组件，以及一个自由运行的32位
定时器，用于时间戳。
在C64x + DSP内核具有开发工具一套完整，其中包括：一个新的C编译器，
汇编优化器来简化编程和调度，并在Windows
调试器界面
可见性源代码的执行。
DMA的交换结构提供了增强的片上DSP内核和之间的连接
外设和加速器。
1.2.2
外设
外设集包括：一个内部集成电路总线模块（ I2C） ; 2多通道缓冲串口
端口（ McBSP的）每一个速率为100 Mbps ; 6 64位通用定时器（也可配置为12 32位
计时器） ; 16个通用输入/输出端口（GPIO）与可编程中断/事件代
模式; 1000- Mbps以太网媒体访问控制器（ EMAC） ，它提供了一种有效的接口
在C6474 DSP内核处理器和网络之间;一个管理数据输入/输出（ MDIO）
模块（也有一部分的EMAC ） ，它控制PHY配置和状态监控;一帧
同步（ FSYNC ）模块，该模块同步DMA交易;信号灯硬件模块
（信号量） ，从中可以访问与唯一中断共享的资源，每个铁心的对
当确定该核心已获得的资源;和一个16位/ 32位DDR2 SDRAM接口。
I2C端口允许DSP容易控制的外围设备，并与主处理器进行通信。
版权
2008-2011年，德州仪器
特点
提交文档反馈
产品文件夹链接（ S） ： TMS320C6474
3
QQ：2881677436 复制
