【TMS320第二代数字信号处理器SPRS010B - 1987年5月 - 修订1990年11月80 】,IC型号TMS320C25PHL,TMS320C25PHL PDF资料,TMS320C25PHL经销商,ic,电子元器件-51电子网

TMS320第二代

数字信号处理器

SPRS010B - 1987年5月 - 修订1990年11月

80 - ns指令周期时间

544字的片内RAM中的数据

4K字的片上安全程序

EPROM （ TMS320E25 ）

4K字的片内程序ROM

(TMS320C25)

128K字的数据/程序空间

32位ALU /累加器

16位乘法器以及32位产品

块移动数据/程序

管理

有效使用的重复说明

程序空间

串行端口用于直接编解码器接口

同步输入的同步

多处理器配置

等待状态的通信，以慢

片外存储器/外设

片上定时器的控制操作

单5V电源

包装： 68引脚PGA ， PLCC ，和

CER -QUAD

68至28针转换适配器插座用于

EPROM编程

可用的商用和军用版本

NMOS技术：

- TMS32020

. . . . . . . . .

200 ns的周期时间

CMOS技术：

- TMS320C25

. . . . . . . .

100 ns的周期时间

- TMS320E25

. . . . . . . .

100 ns的周期时间

- TMS320C25-50

. . . . . .

80 ns的周期时间

VSS

SYNC

INT0

INT1

INT2

VCC

FSR

68引脚封装GB

（ TOP VIEW ）

1 2 3 4 5 6 7 8 9 10 11

68引脚FN和FZ包

（ TOP VIEW ）

准备

CLKR

CLKX

V CC

D10

D11

D12

D13

D14

D15

9 8 7 6 5 4 3 2 1 68 67 66 65 64 63 62 61

27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43

IACK

MSC

CLKOUT1

CLKOUT2

HOLDA

FSX

X2 CLKIN

STRB

读/写

VSS

描述

本数据手册提供了完整的设计文档的TMS320的第二代设备

家庭。通过提供各种规格方便最适合于用户应用设备的选择

和特殊功能为每个TMS320成员。本数据手册共分为四个主要部分：体系结构，

电气规格（ NMOS和CMOS ），时序图和机械数据。在每一部分，

一般的信息显示第一，其次是特定设备的信息。索引被设置为快速

参照有关设备的特定信息。

预告信息涉及新产品的

抽样或开发试制阶段。

特征数据和其他规格都可能

更改，恕不另行通知。

邮政信箱1443

休斯敦，得克萨斯州77001

V SS

V CC

A10

A11

A12

A13

A14

A15

版权

1991年，德州仪器

超前信息

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

PGA和PLCC / CER - QUAD引脚分配

功能

A10

A11

针

K1/26

K2/28

L3/29

K3/30

L4/31

K4/32

L5/33

K5/34

K6/36

L7/37

K7/38

L8/39

功能

A12

A13

A14

A15

BIO

针

K8/40

L9/41

K9/42

L10/43

B7/68

G11/50

功能

D10

D11

D12

D13

针

E1/16

D2/15

D1/14

C2/13

C1/12

B2/11

A2/9

B3/8

A3/7

B4/6

A4/5

B5/4

功能

D14

D15

FSR

FSX

HOLD

HOLDA

IACK

INT0

INT1

针

A5/3

B6/2

J1/24

K10/45

E11/54

J2/25

F10/53

A7/67

E10/55

B11/60

G1/20

G2/21

功能

INT2

MSC

准备

读/写

STRB

SYNC

VCC

针

H1/22

J11/46

C10/59

J10/47

B8/66

A8/65

H11/48

H10/49

F2/19

A10/61

B10/62

功能

VCC

VSS

X2/CLKIN

针

H2/23

L6/35

B1/10

K11/44

L2/27

D11/56

G10/51

F11/52

MP / MC A6 / 1

CLKOUT1 C11 / 58

CLKOUT2 D10 / 57

CLKR

CLKX

B9/64

A9/63

F1/18

E2/17

在TMS32020 ， MP / MC的必须连接到VCC 。

信号的

VCC

VSS

X2/CLKIN

CLKOUT1

CLKOUT2

D15-D0

A15-A0

PS， DS ，IS

读/写

STRB

INT2-INT0

MP / MC

MSC

IACK

准备

HOLD

HOLDA

SYNC

BIO

CLKR

FSR

CLKX

FSX

I / O / Z

O / Z

I / O / Z

德网络nition

5 V电源引脚

接地引脚

从内部振荡器晶振输出

输入从晶振或外部时钟内部振荡器

主时钟输出（晶体或CLKIN频率/ 4 ）

第二个时钟输出信号

16位数据总线D15 （MSB）至D0 （LSB）。程序，数据和I / O之间的空间复用。

16位地址总线A15 （MSB）到A0 （ LSB）的

程序，数据和I / O空间选择信号

读/写信号

选通信号

复位输入

外部用户中断输入

微处理器/微计算机模式选择引脚

微观完整的信号

中断响应

数据准备输入。采用较慢的设备时由外部逻辑认定，以表明当前的总线事务

就完成了。

总线请求信号。置时的TMS320C2X需要访问一个外部的全局数据存储器空间。

外部标志输出（锁软件可编程的信号）

保持输入。当认定时， TMS320C2X在进入闲置模式，并把数据，地址和控制线

高阻抗状态。

持有确认信号

同步输入

分支控制输入。通过BIOZ指令查询。

串行数据接收输入

时钟接收输入的串行端口

帧同步脉冲，接收输入

串行数据发送输出

时钟，串行口发送输出

帧同步脉冲的发射。配置为输入或输出。

I / O / Z表示输入/输出/高阻状态。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

描述

TMS320系列的16位/ 32位的单片数字信号处理器结合了高速的灵活性

控制器的阵列处理器的数字能力，从而提供一种廉价的替代品

多芯片位片处理器。高度并行体系结构，高效的指令集提供的速度和

灵活性，以产生一个MOS微处理器家族能够执行超过12.5的MIPS （百万

每节说明）。 TMS320系列通过硬件实现功能的优化速度等

通过应用程序或软件的处理器实现。这种硬件密集型的方法提供了设计

工程师处理能力以前在单芯片上不可用。

TMS320系列包括三代数字信号处理器组成。第一代含有

TMS32010及其副产品。第二代包括TMS32020 ， TMS320C25和TMS320E25 ，

这本数据手册中的描述。在TMS320C30是浮点DSP器件专为更高

性能。许多功能是TMS320处理器普遍。具体的功能被添加在每个

处理器，以提供不同的成本/性能权衡。软件兼容性是保持整个

家庭保护用户的架构投资。每个处理器都有软件和硬件工具

方便快速的设计。

介绍

的TMS32010 ，在TMS320系列的第一NMOS数字信号处理器，在1983年它被引入

强大的指令集，固有的灵活性，高速数字运算能力，和创新

架构做出这种高性能，高性价比的处理器的理想解决方案很多

电信，计算机，商业，工业和军事应用。自那时以来，该

TMS320C10 ，行业标准的TMS32010的一个低功耗CMOS版本，以及其它剥离装置具有

被添加到第一代的TMS320系列的。

第二代TMS320系列（简称TMS320C2X ）包括四个部件，所述

TMS32020 ， TMS320C25 ， TMS320C25-50和TMS320E25 。这些装置的结构的基础是

该TMS32010的。

该

TMS32020,

在NMOS工艺加工而成，是源代码兼容，他TMS32010 ，在许多

应用程序是能够在第一代设备的吞吐量的两倍。其增强的指令集

（ 109条指令），大型片上数据存储器（ 544字），超大内存空间，片上串行端口，

硬件定时器使TMS32020的强大除了TMS320系列。

该

TMS320C25

是TMS320第二代的第二构件。它是在CMOS工艺处理，

能够为100 ns的指令周期时间，并且是引脚对引脚和目标代码的兼容

TMS32020 。的TMS320C25的增强型功能集大大增加了设备的在功能性

TMS32020 。增强功能包括24个新指令（ 133个）， 8个辅助寄存器，一个

8级硬件堆栈，片内程序ROM的4K字，位反转索引寻址模式，

低功耗固有的CMOS工艺。扩展温度范围的版本

（ TMS320C25GBA ）也是可用的。

该

TMS320C25-50

是TMS320C25的高速版本。它能够少一个指令周期的时间

超过80纳秒。它在结构上是相同的TMS320C25的原始40 -MHz的版本，因此，是针对引脚

和目标代码与TMS320C25兼容。

该

TMS320E25

是相同的TMS320C25 ，所不同的是片上4K字的程序ROM是

有4K字片内程序的EPROM更换。芯片上的EPROM允许实时代码开发和

修改了系统性能立即评估。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

主要特点： TMS32020

+5 V

GND

200 ns指令周期时间

544字的片内RAM中的数据

中断

128K字的总数据/程序

存储空间

等待状态的通信速度较慢的片外

回忆

256-Word

数据/编程

内存

288-Word

数据

内存

数据（ 16 ）

多

处理器

接口

串行

接口

转换器

地址（ 16 ）

定时器

倍增器

32位ALU / ACC

源代码兼容的TMS320C1x

单周期乘法/累加指令

重复说明

全局数据存储器接口

块移动数据/计划管理

五辅助寄存器使用专用

运算单元

串行端口的多处理或接口技术

要编解码器，串行模拟到数字

转换器等。

片上时钟发生器

单5V电源

NMOS技术

68针脚栅格阵列（ PGA ）封装

+5 V

GND

主要特点： TMS320C25 ， TMS320C25-50 ， TMS320E25

80 - ns指令周期时间（ TMS320C25-50 ）

100 ns指令周期时间（ TMS320C25 ）

4K字片内的安全程序的EPROM

(TMS320E25)

4K字的片上程序

ROM （ TMS320C25 ）

544字的片内RAM

128K字总的程序/数据

存储空间

等待状态才能进行通信

较慢的片外存储器

目标代码兼容TMS32020

源代码的兼容的TMS320C1x

24附加说明：支持

自适应滤波， FFT以及

扩展精度算术

块移动数据/计划管理

单周期乘法/累加指令

8个辅助寄存器使用专用

运算单元

位反转变址寻址模式的

基2 FFTS

双缓冲串行端口

中断

256字288字

数据/编程

数据

内存

4K-Words

ROM / EPROM

倍增器

32位ALU / ACC

转换器

数据（ 16 ）

MP / MC

多

处理器

接口

串行

接口

地址（ 16 ）

定时器

片上时钟发生器

单5V电源

内部安全机制（ TMS320E25 ）

68至28针转换适配器插座

CMOS技术

68针脚栅格阵列（ PGA ）封装

(TMS320C25)

68引脚塑封引线芯片载体（ PLCC ）

包装（ TMS320C25 ， TMS320C25-50 ）

68引脚CER -QUAD包（ TMS320E25 ）

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

表1提供了第二代TMS320处理器与存储器进行比较的信息， I / O，

周期的时序，功耗，封装类型，技术和军事支持。有关具体信息，请向就近

TI现场销售办事处。

表1. TMS320第二代器件概述

内存

设备

内存

TMS32020

TMS320C25

TMS320C25-50§

TMS320E25§

（NMOS）

（ CMOS）的

544

片上

片

ROM / EPROM PROG数据SER

—

64K

是的

I / O-

定时器

PAR

DMA

是的

CON

是的

周期

时间

（纳秒）

200

100

典型值

动力

（ mW）的

1250

500

包

TYPE

PGA

—

PLCC

—

CER -QUAD

—

SER =序列; PAR =平行; DMA =直接存储器存取; CON =并发的DMA 。

军用版本;联系最近的TI现场销售办事处的可用性。

§计划的军事版本;联系最近的TI现场销售处了解详细信息。

架构

TMS320系列采用改进的哈佛结构的速度和灵活性。在严格的哈佛

建筑，规划和在两个独立的空间数据存储的谎言，允许取指令的指令完全重叠

和执行。哈佛架构的TMS320系列的修改使得程序间传输

和数据空间中，从而增加了设备的灵活性。这一修改使得存储的系数

在程序存储器中被读入到RAM中，省去了单独的系数ROM 。这也使得

基于计算的值可直接指令和子程序。

在TMS320C2X设备对于许多DSP应用吞吐量提高通过以下方式来实现

单周期乘法/累加指令与数据移动选项，最多有8个辅助寄存器

专用运算单元，和更快的I / 所需的数据密集型信号处理。

在TMS320C2X的建筑设计强调整体速度，通信和灵活性

处理器的配置。控制信号和指令提供浮点支持，块存储器

转移，通信速度较慢的片外设备和多实现。

32位ALU /累加器

32位算术逻辑单元（ ALU）和累加器执行各种算术和逻辑的

指令，其中大多数在单个时钟周期中执行。该ALU执行各种分支

指令取决于ALU的状态或一个字一个位。这些说明提供以下

功能：

科由累加器所指定的地址

正常化包含在储液器的定点数字

测试一个字的数据存储器中的指定位

一个输入到ALU总是从累加器提供，另一个输入可以从所提供的

乘法器或输入缩放器来自于RAM中具有读取的数据的乘积寄存器（ PR ）

数据总线。后的ALU进行执行的算术运算或逻辑运算，将结果存储在累加器中。

32位累加器被分成两个16位的段存储在数据存储器中。在其他转换器

将累加器的输出进行移位，而数据正被传输到数据总线以供存储。该

累加器的内容保持不变。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

数字信号处理器

SPRS010B - 1987年5月 - 修订1990年11月

80 - ns指令周期时间

544字的片内RAM中的数据

4K字的片上安全程序

EPROM （ TMS320E25 ）

4K字的片内程序ROM

(TMS320C25)

128K字的数据/程序空间

32位ALU /累加器

16位乘法器以及32位产品

块移动数据/程序

管理

有效使用的重复说明

程序空间

串行端口用于直接编解码器接口

同步输入的同步

多处理器配置

等待状态的通信，以慢

片外存储器/外设

片上定时器的控制操作

单5V电源

包装： 68引脚PGA ， PLCC ，和

CER -QUAD

68至28针转换适配器插座用于

EPROM编程

可用的商用和军用版本

NMOS技术：

- TMS32020

. . . . . . . . .

200 ns的周期时间

CMOS技术：

- TMS320C25

. . . . . . . .

100 ns的周期时间

- TMS320E25

. . . . . . . .

100 ns的周期时间

- TMS320C25-50

. . . . . .

80 ns的周期时间

VSS

SYNC

INT0

INT1

INT2

VCC

FSR

68引脚封装GB

（ TOP VIEW ）

1 2 3 4 5 6 7 8 9 10 11

68引脚FN和FZ包

（ TOP VIEW ）

准备

CLKR

CLKX

V CC

D10

D11

D12

D13

D14

D15

9 8 7 6 5 4 3 2 1 68 67 66 65 64 63 62 61

27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43

IACK

MSC

CLKOUT1

CLKOUT2

HOLDA

FSX

X2 CLKIN

STRB

读/写

VSS

描述

本数据手册提供了完整的设计文档的TMS320的第二代设备

家庭。通过提供各种规格方便最适合于用户应用设备的选择

和特殊功能为每个TMS320成员。本数据手册共分为四个主要部分：体系结构，

电气规格（ NMOS和CMOS ），时序图和机械数据。在每一部分，

一般的信息显示第一，其次是特定设备的信息。索引被设置为快速

参照有关设备的特定信息。

预告信息涉及新产品的

抽样或开发试制阶段。

特征数据和其他规格都可能

更改，恕不另行通知。

邮政信箱1443

休斯敦，得克萨斯州77001

V SS

V CC

A10

A11

A12

A13

A14

A15

版权

1991年，德州仪器

超前信息

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

PGA和PLCC / CER - QUAD引脚分配

功能

A10

A11

针

K1/26

K2/28

L3/29

K3/30

L4/31

K4/32

L5/33

K5/34

K6/36

L7/37

K7/38

L8/39

功能

A12

A13

A14

A15

BIO

针

K8/40

L9/41

K9/42

L10/43

B7/68

G11/50

功能

D10

D11

D12

D13

针

E1/16

D2/15

D1/14

C2/13

C1/12

B2/11

A2/9

B3/8

A3/7

B4/6

A4/5

B5/4

功能

D14

D15

FSR

FSX

HOLD

HOLDA

IACK

INT0

INT1

针

A5/3

B6/2

J1/24

K10/45

E11/54

J2/25

F10/53

A7/67

E10/55

B11/60

G1/20

G2/21

功能

INT2

MSC

准备

读/写

STRB

SYNC

VCC

针

H1/22

J11/46

C10/59

J10/47

B8/66

A8/65

H11/48

H10/49

F2/19

A10/61

B10/62

功能

VCC

VSS

X2/CLKIN

针

H2/23

L6/35

B1/10

K11/44

L2/27

D11/56

G10/51

F11/52

MP / MC A6 / 1

CLKOUT1 C11 / 58

CLKOUT2 D10 / 57

CLKR

CLKX

B9/64

A9/63

F1/18

E2/17

在TMS32020 ， MP / MC的必须连接到VCC 。

信号的

VCC

VSS

X2/CLKIN

CLKOUT1

CLKOUT2

D15-D0

A15-A0

PS， DS ，IS

读/写

STRB

INT2-INT0

MP / MC

MSC

IACK

准备

HOLD

HOLDA

SYNC

BIO

CLKR

FSR

CLKX

FSX

I / O / Z

O / Z

I / O / Z

德网络nition

5 V电源引脚

接地引脚

从内部振荡器晶振输出

输入从晶振或外部时钟内部振荡器

主时钟输出（晶体或CLKIN频率/ 4 ）

第二个时钟输出信号

16位数据总线D15 （MSB）至D0 （LSB）。程序，数据和I / O之间的空间复用。

16位地址总线A15 （MSB）到A0 （ LSB）的

程序，数据和I / O空间选择信号

读/写信号

选通信号

复位输入

外部用户中断输入

微处理器/微计算机模式选择引脚

微观完整的信号

中断响应

数据准备输入。采用较慢的设备时由外部逻辑认定，以表明当前的总线事务

就完成了。

总线请求信号。置时的TMS320C2X需要访问一个外部的全局数据存储器空间。

外部标志输出（锁软件可编程的信号）

保持输入。当认定时， TMS320C2X在进入闲置模式，并把数据，地址和控制线

高阻抗状态。

持有确认信号

同步输入

分支控制输入。通过BIOZ指令查询。

串行数据接收输入

时钟接收输入的串行端口

帧同步脉冲，接收输入

串行数据发送输出

时钟，串行口发送输出

帧同步脉冲的发射。配置为输入或输出。

I / O / Z表示输入/输出/高阻状态。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

描述

TMS320系列的16位/ 32位的单片数字信号处理器结合了高速的灵活性

控制器的阵列处理器的数字能力，从而提供一种廉价的替代品

多芯片位片处理器。高度并行体系结构，高效的指令集提供的速度和

灵活性，以产生一个MOS微处理器家族能够执行超过12.5的MIPS （百万

每节说明）。 TMS320系列通过硬件实现功能的优化速度等

通过应用程序或软件的处理器实现。这种硬件密集型的方法提供了设计

工程师处理能力以前在单芯片上不可用。

TMS320系列包括三代数字信号处理器组成。第一代含有

TMS32010及其副产品。第二代包括TMS32020 ， TMS320C25和TMS320E25 ，

这本数据手册中的描述。在TMS320C30是浮点DSP器件专为更高

性能。许多功能是TMS320处理器普遍。具体的功能被添加在每个

处理器，以提供不同的成本/性能权衡。软件兼容性是保持整个

家庭保护用户的架构投资。每个处理器都有软件和硬件工具

方便快速的设计。

介绍

的TMS32010 ，在TMS320系列的第一NMOS数字信号处理器，在1983年它被引入

强大的指令集，固有的灵活性，高速数字运算能力，和创新

架构做出这种高性能，高性价比的处理器的理想解决方案很多

电信，计算机，商业，工业和军事应用。自那时以来，该

TMS320C10 ，行业标准的TMS32010的一个低功耗CMOS版本，以及其它剥离装置具有

被添加到第一代的TMS320系列的。

第二代TMS320系列（简称TMS320C2X ）包括四个部件，所述

TMS32020 ， TMS320C25 ， TMS320C25-50和TMS320E25 。这些装置的结构的基础是

该TMS32010的。

该

TMS32020,

在NMOS工艺加工而成，是源代码兼容，他TMS32010 ，在许多

应用程序是能够在第一代设备的吞吐量的两倍。其增强的指令集

（ 109条指令），大型片上数据存储器（ 544字），超大内存空间，片上串行端口，

硬件定时器使TMS32020的强大除了TMS320系列。

该

TMS320C25

是TMS320第二代的第二构件。它是在CMOS工艺处理，

能够为100 ns的指令周期时间，并且是引脚对引脚和目标代码的兼容

TMS32020 。的TMS320C25的增强型功能集大大增加了设备的在功能性

TMS32020 。增强功能包括24个新指令（ 133个）， 8个辅助寄存器，一个

8级硬件堆栈，片内程序ROM的4K字，位反转索引寻址模式，

低功耗固有的CMOS工艺。扩展温度范围的版本

（ TMS320C25GBA ）也是可用的。

该

TMS320C25-50

是TMS320C25的高速版本。它能够少一个指令周期的时间

超过80纳秒。它在结构上是相同的TMS320C25的原始40 -MHz的版本，因此，是针对引脚

和目标代码与TMS320C25兼容。

该

TMS320E25

是相同的TMS320C25 ，所不同的是片上4K字的程序ROM是

有4K字片内程序的EPROM更换。芯片上的EPROM允许实时代码开发和

修改了系统性能立即评估。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

主要特点： TMS32020

+5 V

GND

200 ns指令周期时间

544字的片内RAM中的数据

中断

128K字的总数据/程序

存储空间

等待状态的通信速度较慢的片外

回忆

256-Word

数据/编程

内存

288-Word

数据

内存

数据（ 16 ）

多

处理器

接口

串行

接口

转换器

地址（ 16 ）

定时器

倍增器

32位ALU / ACC

源代码兼容的TMS320C1x

单周期乘法/累加指令

重复说明

全局数据存储器接口

块移动数据/计划管理

五辅助寄存器使用专用

运算单元

串行端口的多处理或接口技术

要编解码器，串行模拟到数字

转换器等。

片上时钟发生器

单5V电源

NMOS技术

68针脚栅格阵列（ PGA ）封装

+5 V

GND

主要特点： TMS320C25 ， TMS320C25-50 ， TMS320E25

80 - ns指令周期时间（ TMS320C25-50 ）

100 ns指令周期时间（ TMS320C25 ）

4K字片内的安全程序的EPROM

(TMS320E25)

4K字的片上程序

ROM （ TMS320C25 ）

544字的片内RAM

128K字总的程序/数据

存储空间

等待状态才能进行通信

较慢的片外存储器

目标代码兼容TMS32020

源代码的兼容的TMS320C1x

24附加说明：支持

自适应滤波， FFT以及

扩展精度算术

块移动数据/计划管理

单周期乘法/累加指令

8个辅助寄存器使用专用

运算单元

位反转变址寻址模式的

基2 FFTS

双缓冲串行端口

中断

256字288字

数据/编程

数据

内存

4K-Words

ROM / EPROM

倍增器

32位ALU / ACC

转换器

数据（ 16 ）

MP / MC

多

处理器

接口

串行

接口

地址（ 16 ）

定时器

片上时钟发生器

单5V电源

内部安全机制（ TMS320E25 ）

68至28针转换适配器插座

CMOS技术

68针脚栅格阵列（ PGA ）封装

(TMS320C25)

68引脚塑封引线芯片载体（ PLCC ）

包装（ TMS320C25 ， TMS320C25-50 ）

68引脚CER -QUAD包（ TMS320E25 ）

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

器件

SPRS010B - 1987年5月 - 修订1990年11月

表1提供了第二代TMS320处理器与存储器进行比较的信息， I / O，

周期的时序，功耗，封装类型，技术和军事支持。有关具体信息，请向就近

TI现场销售办事处。

表1. TMS320第二代器件概述

内存

设备

内存

TMS32020

TMS320C25

TMS320C25-50§

TMS320E25§

（NMOS）

（ CMOS）的

544

片上

片

ROM / EPROM PROG数据SER

—

64K

是的

I / O-

定时器

PAR

DMA

是的

CON

是的

周期

时间

（纳秒）

200

100

典型值

动力

（ mW）的

1250

500

包

TYPE

PGA

—

PLCC

—

CER -QUAD

—

SER =序列; PAR =平行; DMA =直接存储器存取; CON =并发的DMA 。

军用版本;联系最近的TI现场销售办事处的可用性。

§计划的军事版本;联系最近的TI现场销售处了解详细信息。

架构

TMS320系列采用改进的哈佛结构的速度和灵活性。在严格的哈佛

建筑，规划和在两个独立的空间数据存储的谎言，允许取指令的指令完全重叠

和执行。哈佛架构的TMS320系列的修改使得程序间传输

和数据空间中，从而增加了设备的灵活性。这一修改使得存储的系数

在程序存储器中被读入到RAM中，省去了单独的系数ROM 。这也使得

基于计算的值可直接指令和子程序。

在TMS320C2X设备对于许多DSP应用吞吐量提高通过以下方式来实现

单周期乘法/累加指令与数据移动选项，最多有8个辅助寄存器

专用运算单元，和更快的I / 所需的数据密集型信号处理。

在TMS320C2X的建筑设计强调整体速度，通信和灵活性

处理器的配置。控制信号和指令提供浮点支持，块存储器

转移，通信速度较慢的片外设备和多实现。

32位ALU /累加器

32位算术逻辑单元（ ALU）和累加器执行各种算术和逻辑的

指令，其中大多数在单个时钟周期中执行。该ALU执行各种分支

指令取决于ALU的状态或一个字一个位。这些说明提供以下

功能：

科由累加器所指定的地址

正常化包含在储液器的定点数字

测试一个字的数据存储器中的指定位

一个输入到ALU总是从累加器提供，另一个输入可以从所提供的

乘法器或输入缩放器来自于RAM中具有读取的数据的乘积寄存器（ PR ）

数据总线。后的ALU进行执行的算术运算或逻辑运算，将结果存储在累加器中。

32位累加器被分成两个16位的段存储在数据存储器中。在其他转换器

将累加器的输出进行移位，而数据正被传输到数据总线以供存储。该

累加器的内容保持不变。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

数字信号处理器

SPRS010B - 1987年5月 - 修订1990年11月

80 - ns指令周期时间

544字的片内RAM中的数据

4K字的片上安全程序

EPROM （ TMS320E25 ）

4K字的片内程序ROM

(TMS320C25)

128K字的数据/程序空间

32位ALU /累加器

16位乘法器以及32位产品

块移动数据/程序

管理

有效使用的重复说明

程序空间

串行端口用于直接编解码器接口

同步输入的同步

多处理器配置

等待状态的通信，以慢

片外存储器/外设

片上定时器的控制操作

单5V电源

包装： 68引脚PGA ， PLCC ，和

CER -QUAD

68至28针转换适配器插座用于

EPROM编程

可用的商用和军用版本

NMOS技术：

- TMS32020

. . . . . . . . .

200 ns的周期时间

CMOS技术：

- TMS320C25

. . . . . . . .

100 ns的周期时间

- TMS320E25

. . . . . . . .

100 ns的周期时间

- TMS320C25-50

. . . . . .

80 ns的周期时间

SYNC

INT0

INT1

INT2

FSR

68引脚封装GB

（ TOP VIEW ）

1 2 3 4 5 6 7 8 9 10 11

68引脚FN和FZ包

（ TOP VIEW ）

准备

CLKR

CLKX

V CC

D10

D11

D12

D13

D14

D15

9 8 7 6 5 4 3 2 1 68 67 66 65 64 63 62 61

27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43

IACK

MSC

CLKOUT1

CLKOUT2

HOLDA

FSX

X2 CLKIN

STRB

读/写

描述

本数据手册提供了完整的设计文档的TMS320的第二代设备

家庭。通过提供各种规格方便最适合于用户应用设备的选择

和特殊功能为每个TMS320成员。本数据手册共分为四个主要部分：体系结构，

电气规格（ NMOS和CMOS ），时序图和机械数据。在每一部分，

一般的信息显示第一，其次是特定设备的信息。索引被设置为快速

参照有关设备的特定信息。

预告信息涉及新产品的

抽样或开发试制阶段。

特征数据和其他规格都可能

更改，恕不另行通知。

邮政信箱1443

V SS

V CC

A10

A11

A12

A13

A14

A15

版权

1991年，德州仪器

休斯敦，得克萨斯州77001

超前信息

TMS320第二代

数字信号处理器

SPRS010B - 1987年5月 - 修订1990年11月

PGA和PLCC / CER - QUAD引脚分配

功能

A10

A11

针

K1/26

K2/28

L3/29

K3/30

L4/31

K4/32

L5/33

K5/34

K6/36

L7/37

K7/38

L8/39

功能

A12

A13

A14

A15

BIO

CLKOUT1

CLKOUT2

CLKR

CLKX

针

K8/40

L9/41

K9/42

L10/43

B7/68

G11/50

C11/58

D10/57

B9/64

A9/63

F1/18

E2/17

功能

D10

D11

D12

D13

针

E1/16

D2/15

D1/14

C2/13

C1/12

B2/11

A2/9

B3/8

A3/7

B4/6

A4/5

B5/4

功能

D14

D15

FSR

FSX

HOLD

HOLDA

IACK

INT0

INT1

针

A5/3

B6/2

J1/24

K10/45

E11/54

J2/25

F10/53

A7/67

E10/55

B11/60

G1/20

G2/21

功能

INT2

MSC

准备

读/写

STRB

SYNC

针

H1/22

J11/46

C10/59

J10/47

B8/66

A8/65

H11/48

H10/49

F2/19

A10/61

B10/62

功能

X2/CLKIN

针

H2/23

L6/35

B1/10

K11/44

L2/27

D11/56

G10/51

F11/52

MP / MC

A6/1

在TMS32020 ， MP / MC必须连接到V

信号的

X2/CLKIN

CLKOUT1

CLKOUT2

D15-D0

A15-A0

PS， DS ，IS

读/写

STRB

INT2-INT0

MP / MC

MSC

IACK

准备

HOLD

HOLDA

SYNC

BIO

CLKR

FSR

CLKX

FSX

I / O / Z

O / Z

I / O / Z

德网络nition

5 V电源引脚

接地引脚

从内部振荡器晶振输出

输入从晶振或外部时钟内部振荡器

主时钟输出（晶体或CLKIN频率/ 4 ）

第二个时钟输出信号

16位数据总线D15 （MSB）至D0 （LSB）。程序，数据和I / O之间的空间复用。

16位地址总线A15 （MSB）到A0 （ LSB）的

程序，数据和I / O空间选择信号

读/写信号

选通信号

复位输入

外部用户中断输入

微处理器/微计算机模式选择引脚

微观完整的信号

中断响应

数据准备输入。采用较慢的设备时由外部逻辑认定，以表明当前的总线事务

就完成了。

总线请求信号。置时的TMS320C2X需要访问一个外部的全局数据存储器空间。

外部标志输出（锁软件可编程的信号）

保持输入。当认定时， TMS320C2X在进入闲置模式，并把数据，地址和控制线

高阻抗状态。

持有确认信号

同步输入

分支控制输入。通过BIOZ指令查询。

串行数据接收输入

时钟接收输入的串行端口

帧同步脉冲，接收输入

串行数据发送输出

时钟，串行口发送输出

帧同步脉冲的发射。配置为输入或输出。

I / O / Z表示输入/输出/高阻状态。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

数字信号处理器

SPRS010B - 1987年5月 - 修订1990年11月

描述

TMS320系列的16位/ 32位的单片数字信号处理器结合了高速的灵活性

控制器的阵列处理器的数字能力，从而提供一种廉价的替代品

多芯片位片处理器。高度并行体系结构，高效的指令集提供的速度和

灵活性，以产生一个MOS微处理器家族能够执行超过12.5的MIPS （百万

每节说明）。 TMS320系列通过硬件实现功能的优化速度等

通过应用程序或软件的处理器实现。这种硬件密集型的方法提供了设计

工程师处理能力以前在单芯片上不可用。

TMS320系列包括三代数字信号处理器组成。第一代含有

TMS32010及其副产品。第二代包括TMS32020 ， TMS320C25和TMS320E25 ，

这本数据手册中的描述。在TMS320C30是浮点DSP器件专为更高

性能。许多功能是TMS320处理器普遍。具体的功能被添加在每个

处理器，以提供不同的成本/性能权衡。软件兼容性是保持整个

家庭保护用户的架构投资。每个处理器都有软件和硬件工具

方便快速的设计。

介绍

的TMS32010 ，在TMS320系列的第一NMOS数字信号处理器，在1983年它被引入

强大的指令集，固有的灵活性，高速数字运算能力，和创新

架构做出这种高性能，高性价比的处理器的理想解决方案很多

电信，计算机，商业，工业和军事应用。自那时以来，该

TMS320C10 ，行业标准的TMS32010的一个低功耗CMOS版本，以及其它剥离装置具有

被添加到第一代的TMS320系列的。

第二代TMS320系列（简称TMS320C2X ）包括四个部件，所述

TMS32020 ， TMS320C25 ， TMS320C25-50和TMS320E25 。这些装置的结构的基础是

该TMS32010的。

该

TMS32020,

在NMOS工艺加工而成，是源代码兼容，他TMS32010 ，在许多

应用程序是能够在第一代设备的吞吐量的两倍。其增强的指令集

（ 109条指令），大型片上数据存储器（ 544字），超大内存空间，片上串行端口，

硬件定时器使TMS32020的强大除了TMS320系列。

该

TMS320C25

是TMS320第二代的第二构件。它是在CMOS工艺处理，

能够为100 ns的指令周期时间，并且是引脚对引脚和目标代码的兼容

TMS32020 。的TMS320C25的增强型功能集大大增加了设备的在功能性

TMS32020 。增强功能包括24个新指令（ 133个）， 8个辅助寄存器，一个

8级硬件堆栈，片内程序ROM的4K字，位反转索引寻址模式，

低功耗固有的CMOS工艺。扩展温度范围的版本

（ TMS320C25GBA ）也是可用的。

该

TMS320C25-50

是TMS320C25的高速版本。它能够少一个指令周期的时间

超过80纳秒。它在结构上是相同的TMS320C25的原始40 -MHz的版本，因此，是针对引脚

和目标代码与TMS320C25兼容。

该

TMS320E25

是相同的TMS320C25 ，所不同的是片上4K字的程序ROM是

有4K字片内程序的EPROM更换。芯片上的EPROM允许实时代码开发和

修改了系统性能立即评估。

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

数字信号处理器

SPRS010B - 1987年5月 - 修订1990年11月

主要特点： TMS32020

+5 V

GND

200 ns指令周期时间

544字的片内RAM中的数据

中断

128K字的总数据/程序

存储空间

等待状态的通信速度较慢的片外

回忆

256-Word

数据/编程

内存

288-Word

数据

内存

数据（ 16 ）

多

处理器

接口

串行

接口

转换器

地址（ 16 ）

定时器

倍增器

32位ALU / ACC

源代码兼容的TMS320C1x

单周期乘法/累加指令

重复说明

全局数据存储器接口

块移动数据/计划管理

五辅助寄存器使用专用

运算单元

串行端口的多处理或接口技术

要编解码器，串行模拟到数字

转换器等。

片上时钟发生器

单5V电源

NMOS技术

68针脚栅格阵列（ PGA ）封装

+5 V

GND

主要特点： TMS320C25 ， TMS320C25-50 ， TMS320E25

80 - ns指令周期时间（ TMS320C25-50 ）

100 ns指令周期时间（ TMS320C25 ）

4K字片内的安全程序的EPROM

(TMS320E25)

4K字的片上程序

ROM （ TMS320C25 ）

544字的片内RAM

128K字总的程序/数据

存储空间

等待状态才能进行通信

较慢的片外存储器

目标代码兼容TMS32020

源代码的兼容的TMS320C1x

24附加说明：支持

自适应滤波， FFT以及

扩展精度算术

块移动数据/计划管理

单周期乘法/累加指令

8个辅助寄存器使用专用

运算单元

位反转变址寻址模式的

基2 FFTS

双缓冲串行端口

中断

256字288字

数据/编程

数据

内存

4K-Words

ROM / EPROM

倍增器

32位ALU / ACC

转换器

数据（ 16 ）

MP / MC

多

处理器

接口

串行

接口

地址（ 16 ）

定时器

片上时钟发生器

单5V电源

内部安全机制（ TMS320E25 ）

68至28针转换适配器插座

CMOS技术

68针脚栅格阵列（ PGA ）封装

(TMS320C25)

68引脚塑封引线芯片载体（ PLCC ）

包装（ TMS320C25 ， TMS320C25-50 ）

68引脚CER -QUAD包（ TMS320E25 ）

邮政信箱1443

休斯敦，得克萨斯州77001

TMS320第二代

数字信号处理器

SPRS010B - 1987年5月 - 修订1990年11月

表1提供了第二代TMS320处理器与存储器进行比较的信息， I / O，

周期的时序，功耗，封装类型，技术和军事支持。有关具体信息，请向就近

TI现场销售办事处。

表1. TMS320第二代器件概述

内存

设备

内存

TMS32020

TMS320C25

TMS320C25-50

TMS320E25

片上

（NMOS）

（ CMOS）的

544

—

片

64K

是的

I / O

PAR

DMA

是的

CON

定时器

是的

ROM / EPROM PROG数据SER

周期

时间

（纳秒）

200

100

典型值

动力

（ mW）的

1250

500

包

TYPE

PGA

—

PLCC

—

CER -QUAD

—

SER =串行; PAR =平行; DMA =直接存储器存取; CON =并发的DMA 。

军用版本;联系最近的TI现场销售办事处的可用性。

军用版的计划;联系最近的TI现场销售处了解详细信息。

架构

TMS320系列采用改进的哈佛结构的速度和灵活性。在严格的哈佛

建筑，规划和在两个独立的空间数据存储的谎言，允许取指令的指令完全重叠

和执行。哈佛架构的TMS320系列的修改使得程序间传输

和数据空间中，从而增加了设备的灵活性。这一修改使得存储的系数

在程序存储器中被读入到RAM中，省去了单独的系数ROM 。这也使得

基于计算的值可直接指令和子程序。

在TMS320C2X设备对于许多DSP应用吞吐量提高通过以下方式来实现

单周期乘法/累加指令与数据移动选项，最多有8个辅助寄存器

专用运算单元，和更快的I / 所需的数据密集型信号处理。

在TMS320C2X的建筑设计强调整体速度，通信和灵活性

处理器的配置。控制信号和指令提供浮点支持，块存储器

转移，通信速度较慢的片外设备和多实现。

32位ALU /累加器

32位算术逻辑单元（ ALU）和累加器执行各种算术和逻辑的

指令，其中大多数在单个时钟周期中执行。该ALU执行各种分支

指令取决于ALU的状态或一个字一个位。这些说明提供以下

功能：

科由累加器所指定的地址

正常化包含在储液器的定点数字

测试一个字的数据存储器中的指定位

一个输入到ALU总是从累加器提供，另一个输入可以从所提供的

乘法器或输入缩放器来自于RAM中具有读取的数据的乘积寄存器（ PR ）

数据总线。后的ALU进行执行的算术运算或逻辑运算，将结果存储在累加器中。

32位累加器被分成两个16位的段存储在数据存储器中。在其他转换器

将累加器的输出进行移位，而数据正被传输到数据总线以供存储。该

累加器的内容保持不变。

邮政信箱1443

休斯敦，得克萨斯州77001