www.cadeka.com
TMC22071A
同步锁相视频数字化
特点
完全集成的收购
3通道视频输入多路复用
两个阶段的视频钳位
自动增益调整
同步检测与分离
像素和子像素的调整HSYNC到视频
定时
同步锁相到NTSC或PAL输入
时钟发生器
8 - bit视频A / D转换器
微处理器接口
行锁定像素率
- 12.27 MHz的NTSC
- 13.5 MHz的NTSC或PAL
直接接口TMC22x9x编码器
内置的电路，用于晶体振荡器
任何调整或外部参考电压所需
68引脚PLCC或100引脚MQFP包
描述
该TMC22071A同步锁相视频数字转换器转换成标
准基带复合NTSC或PAL视频转换成8位的数字
需求面实证复合视频数据。它提取水平和垂直
同步信号，并产生一象素时钟的片上
8位A / D转换器和一个用于数据的传送到一个2x时钟
与随后的视频处理解码或编码
TMC22x5y视频解码器或TMC22x9x数字视频
编码器系列。它还测量彩色副载波的相位
和频率，并提供该数据给编码器（用于gen-
锁定的彩色NTSC或PAL编码的） ，或一个帧缓冲器（用于
帧捕获）在数字复合视频端口。
该TMC22071A包括一个三通道视频输入mul-
路开关，模拟钳位，可变增益放大器器和数字
后沿钳位电路。板载振荡器电路gener-
阿泰从20 MHz晶振时钟或时钟源可以
是一个外部振荡器。它是可编程的，通过微
为NTSC或PAL操作处理器接口。无需外部
成分的改变，也没有调整生产或服务
永远都需要调整。
该TMC22071A被制造在先进的CMOS
过程，并封装在一个68引线PLCC或100的铅
MQFP 。其性能是从0℃下保至70℃ 。
应用
帧接收器
数字VCR / VTR
桌面视频
框图
后沿
钳
VIN1
MUX
VIN2
VIN3
D / A
低通
滤波器
类似物
钳
收益
A / D
副载波
锁相环
环
数据
选择器
CVBS7-0
SYNC
分离器
GVSYNC
GHSYNC
D / A
控制
+1.2V
直接
数字
合成
横
锁相环
环
PXCK
LDV
有效
在PFD
CLK IN
RT
EXT PXCK
COMP
VREF
A0
CS
读/写
INT
PXCK SEL
CLK
OUT
RESET
D0
DDS
OUT
RB
CBYP
65-22071-01
微处理器
接口
模拟接口
DDS /像素时钟界面
修订版1.0.5
TMC22071A
产品speci fi cation
功能说明
该TMC22071A是一个完全集成的同步锁相视频A / D
转换器进行数字化的NTSC或PAL基带复合
在程序控制下的视频。它接受视频3
可选择输入通道，调整增益夹到后面
门廊，并数字化的视频在水平的倍数
行频。它提取水平和垂直同步，测
祖雷斯贝尔副载波的频率和相位（相对于SAM-
耦时钟），并提供该数据连同数字
复合视频数据在8位数字视频端口。两
正在同步输出（ GHSYNC和GVSYNC ）也有提供。它
产生1个（ LDV ）和2倍（ PXCK ）像素时钟数据
传输。 PXCK也作为主时钟compan-
离子TMC22x9x编码器和解码器TMC22x5y 。
操作参数通过一个串行微处理器设置
端口。内部或外部参考电压操作可用
ABLE
初始同步锁相捕获期间的幅度，然后
（可选地）保持增益恒定。这导致了一个稳定的
可变的信号条件下的画面。
不当终止或弱的视频信号处理中
在TMC22071A由1.0或1.5的可选增益。该
更高的增益可以放大一个双向终止信号，它是
由2/3减小幅度。
如果输入信号电平被很好地控制，自动
增益调节可以禁用和增益保持在其标称值为
INAL值（单位或1.5X ） 。
模拟数字转换器
该TMC22071A包含一个高性能的8位A / D
转换器。其增益和偏移自动设置为一部分
初始信号中的自动增益调整处理
收购，而且无需用户的关注。
参考电压提供给A / D转换器被设置以
在gen-下自动控制内部D / A转换器
获取锁。这些电压确定增益和场外
集合了A / D转换器的相对于该视频电平
提出了在其输入端。
定时
该TMC22071A从一个内部合成的操作
时钟， PXCK ，它运行以两倍于像素数据速率。该
标称像素速率可被设定为12.27 Mpps的NTSC和
13.5 Mpps的NTSC和PAL 。需要14.75客户或
15 Mpps的PAL操作应该向厂家咨询。
低通滤波器
数字化的复合视频数据流是数字低通
网络连接进行滤波，以从同步除去色度分量
分隔符。筛选通过优化提供了强大的操作
同步的信号 - 噪声比/消隐por-
化的视频，提高了后阳台的准确性
消隐电平检测器。
数字同步分离器提供输出同步信号，
GHSYNC和GVSYNC ，和时间的内部操作。
视频输入
三高阻抗视频输入由一个选定间
主处理器控制下最终多路复用器。该装置
接受1.23伏特工业标准的视频电平（同步头
峰值色= 1伏同步脉冲顶部引用白色） 。良好
通道与通道之间的隔离允许有效视频上所有三个
输入同时进行。抗混叠滤波连接器（如果使用）和
线路终端电阻必须由外部提供。该
输入选择是由两位在控制寄存器控制
之三。
卧式锁相环
锁相回路产生PXCK ，在像素的两倍
率。对于水平锁相的基准信号
环是由直接数字频率合成器（DDS ）中产生。
DDS输出与内部D /一个反面构造
换器和距离TMC22071A输出经由DDS的输出
引脚。这个信号通过一个外部LC滤波器传递和
输入到水平相比较。
DDS输出的频率的那个的九分之一
PXCK 。
一个20 MHz的时钟来驱动的DDS 。最好，
这可能是通过CMOS电平输入到TMC22071A上
在CLK IN引脚。另外，一个20 MHz的晶振可能
直接连接之间的CLK IN和CLK与OUT
调谐电容，以激活内部晶振税务局局长
cuitry 。
如果输入的视频丢失或断开后的
TMC22071A已完成并锁定， PXCK ， GHSYNC ，
模拟钳位
前端模拟钳位确保了输入视频落入
内的A / D转换器的活性范围。数字化
复合视频输出可以通过夹紧在后沿
次要数字钳位。
自动增益调整
因为视频信号可以从标称列弗基本上变化
ELS的TMC22071A执行自动电平设置
日常要树立正确的信号幅度的数字化。
该TMC22071A依赖于同步的存在
尖到后沿的电压，以确定所需的增益
输入视频信号。
同步头压缩或剪切往往受APL
（平均图像电平）的变化。而不是追踪
在同步头幅度和不断调整的微小变化
荷兰国际集团视频增益，在TMC22071A建立适当的信号
2
TMC22071A
产品speci fi cation
引脚分配
（续）
80
81
51
50
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16*
17
18
19
20
21
22
23
24
25
名字
A
0
NC
NC
读/写
CS
V
DD
RESET
D
GND
D
0
NC
NC
NC
NC
NC
NC
D
GND
INT
V
DD
NC
NC
CVBS
0
CVBS
1
CVBS
2
CVBS
3
CVBS
4
针
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41*
42*
43
44
45
46
47
48
49
50
名字
V
DD
D
GND
CVBS
5
CVBS
6
CVBS
7
NC
GHSYNC
GVSYNC
有效
NC
NC
NC
D
GND
D
GND
LDV
D
GND
V
DD
NC
V
DD
PXCK
D
GND
D
GND
V
DD
V
DDA
A
GND
针
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
名字
V
DDA
V
DDA
NC
NC
A
GND
NC
R
B
V
IN3
NC
V
DDA
V
IN2
NC
A
GND
V
DDA
V
IN1
NC
A
GND
R
T
A
GND
V
REF
NC
A
GND
V
DDA
A
GND
C
BYP
针
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
名字
NC
在PFD
NC
NC
NC
A
GND
DDS输出
NC
NC
NC
PXCK SEL
V
DDA
COMP
A
GND
D
GND
CLK IN
V
DD
CLK出
EXT PXCK
D
GND
D
GND
D
GND
V
DD
NC
V
DD
65-22071-02B
100
1
30
31
注意事项：
1. NC =不连接。
*这些引脚没有连接在
TMC22071A 。然而，你应该
连接这些引脚如图所示的
与未来同步锁相芯片的兼容性。
引脚德网络nitions
引脚数
引脚名称
视频输入
V
IN1-3
钟
CLK IN
51
91
CMOS
20MHz的DDS的时钟输入。
20 MHz的CMOS时钟输入到DDS 。这
引脚也可以随着CLK输出直接连接使用
晶体。
反相时钟输出。
倒DDS的时钟输出。此引脚也
随着CLK IN直接连接晶体使用。
2个像素时钟输出。
2倍过取样的行锁定时钟输出。
像素时钟输出。
延迟的像素时钟输出。 LDV运行在1/2
PXCK的速度和它的上升沿传输CVBS有用
从TMC22071A到TMC22x9x数字视频的数字视频
编码器。
外部PXCK输入。
输入外部PXCK时钟源。
PXCK源选择。
选择输入，用于内部或外部PXCK 。
高电平时，内部产生行锁定PXCK选择。
当低时，外部PXCK源被启用。
34, 31,
29
65, 61,
58
1.23Vp-p
复合视频输入。
视频输入， 1.25伏峰 - 峰值，同步
尖峰彩
68针
PLCC
100 PIN
MQFP
PIN TYPE
功能
CLK出
PXCK
LDV
53
19
17
93
45
40
CMOS
CMOS
CMOS
EXT PXCK
PXCK SEL
54
46
94
86
CMOS
CMOS
4
TMC22071A
产品speci fi cation
引脚德网络nitions
（续）
引脚数
引脚名称
GHSYNC
68针
PLCC
12
100 PIN
MQFP
32
PIN TYPE
CMOS
功能
水平同步输出。
当TMC22071A被锁定到
输入的视频，在GHSYNC引脚提供一个负向脉冲
后的水平同步脉冲的下降沿。有一个固定的
的PXCK时钟周期的相邻下降沿之间的数
GHSYNC ，除了以下录像机头部开关。
垂直同步输出。
当TMC22071A被锁定到输入
视频，所述GVSYNC引脚提供一个负向边沿之后的
开始的垂直消隐间隔的第一个帧同步脉冲的。
复合输出的总线。
8比特的复合视频数据被输出在此
公交车在1/2 PXCK率。在水平同步，字段ID ，子载波
频率和载波相位可这个总线上。
数据L / O端口。
微处理器的数据端口。所有控制参数是
在这个1位装入，并从控制寄存器回读
总线。
mP
端口控制。
微处理器地址总线。的低电平输入
将加载的L / O端口移位寄存器的三维数据
0
和CS 。一个高
传送L / O端口移位寄存器的内容写入控制寄存器
在CS的最后一个下降沿。
片选。
当CS为高电平，D
0
处于高阻抗状态，并
忽略不计。当CS为低电平时，微处理器可以读取或写入
0
数据写入控制寄存器。
主复位输入。
将RESET LOW势力的内部状态
机器的启动状态，加载控制寄存器与
缺省值，并禁止输出。将RESET重启高
在TMC22071A在默认模式。
总线读/写控制。
当R / W和A
0
较低时，该
微处理器可以写入控制寄存器在d上方
0
。当R / W
是高和一
0
低，状态寄存器的内容被读
在d上方
0
.
中断输出。
该输出为低电平，如果内部水平相
锁定环被解锁相对于传入为128或更多视频
每场行。锁被建立后， INT变为高电平。
HSYNC锁定标志。
此输出，当高电平表示
输入的水平同步已内所检测到的
±16
像素
在时间窗口由以前的同步脉冲成立。 LOW时，它
表示输入的水平同步尚未内所找到的
预期时间框架。有效的，如果时间稳定将切换
输入视频是这样的，同步的定位变化超过
±16
个像素，或者如果偶然的水平同步脉冲丢失。
数字视频
GVSYNC
13
33
CMOS
CVBS
7-0
11-9, 6-
2
30-28,
25-21
CMOS
mP
升/ O
D
0
66
9
TTL
A
0
60
1
TTL
CS
62
5
TTL
RESET
64
7
TTL
读/写
61
4
TTL
INT
67
17
TTL
有效
14
34
TTL
5
www.fairchildsemi.com
TMC22071A
同步锁相视频数字化
特点
完全集成的收购
3通道视频输入多路复用
两个阶段的视频钳位
自动增益调整
同步检测与分离
像素和子像素的调整HSYNC到视频
定时
同步锁相到NTSC或PAL输入
时钟发生器
8 - bit视频A / D转换器
微处理器接口
行锁定像素率
- 12.27 MHz的NTSC
- 13.5 MHz的NTSC或PAL
直接接口TMC22x9x编码器
内置的电路，用于晶体振荡器
任何调整或外部参考电压所需
68引脚PLCC或100引脚MQFP包
描述
该TMC22071A同步锁相视频数字转换器转换成标
准基带复合NTSC或PAL视频转换成8位的数字
需求面实证复合视频数据。它提取水平和垂直
同步信号，并产生一象素时钟的片上
8位A / D转换器和一个用于数据的传送到一个2x时钟
与随后的视频处理解码或编码
TMC22x5y视频解码器或TMC22x9x数字视频
编码器系列。它还测量彩色副载波的相位
和频率，并提供该数据给编码器（用于gen-
锁定的彩色NTSC或PAL编码的） ，或一个帧缓冲器（用于
帧捕获）在数字复合视频端口。
该TMC22071A包括一个三通道视频输入mul-
路开关，模拟钳位，可变增益放大器器和数字
后沿钳位电路。板载振荡器电路gener-
阿泰从20 MHz晶振时钟或时钟源可以
是一个外部振荡器。它是可编程的，通过微
为NTSC或PAL操作处理器接口。无需外部
成分的改变，也没有调整生产或服务
永远都需要调整。
该TMC22071A被制造在先进的CMOS
过程，并封装在一个68引线PLCC或100的铅
MQFP 。其性能是从0℃下保至70℃ 。
应用
帧接收器
数字VCR / VTR
桌面视频
框图
后沿
钳
VIN1
MUX
VIN2
VIN3
D / A
低通
滤波器
类似物
钳
收益
A / D
副载波
锁相环
环
数据
选择器
CVBS7-0
SYNC
分离器
GVSYNC
GHSYNC
D / A
控制
+1.2V
直接
数字
合成
横
锁相环
环
PXCK
LDV
有效
在PFD
CLK IN
COMP
VREF
RT
EXT PXCK
A0
CS
读/写
INT
CLK
OUT
DDS
OUT
PXCK SEL
RESET
D0
RB
CBYP
65-22071-01
微处理器
接口
模拟接口
DDS /像素时钟界面
修订版1.0.5
TMC22071A
产品speci fi cation
功能说明
该TMC22071A是一个完全集成的同步锁相视频A / D
转换器进行数字化的NTSC或PAL基带复合
在程序控制下的视频。它接受视频3
可选择输入通道，调整增益夹到后面
门廊，并数字化的视频在水平的倍数
行频。它提取水平和垂直同步，测
祖雷斯贝尔副载波的频率和相位（相对于SAM-
耦时钟），并提供该数据连同数字
复合视频数据在8位数字视频端口。两
正在同步输出（ GHSYNC和GVSYNC ）也有提供。它
产生1个（ LDV ）和2倍（ PXCK ）像素时钟数据
传输。 PXCK也作为主时钟compan-
离子TMC22x9x编码器和解码器TMC22x5y 。
操作参数通过一个串行微处理器设置
端口。内部或外部参考电压操作可用
ABLE
初始同步锁相捕获期间的幅度，然后
（可选地）保持增益恒定。这导致了一个稳定的
可变的信号条件下的画面。
不当终止或弱的视频信号处理中
在TMC22071A由1.0或1.5的可选增益。该
更高的增益可以放大一个双向终止信号，它是
由2/3减小幅度。
如果输入信号电平被很好地控制，自动
增益调节可以禁用和增益保持在其标称值为
INAL值（单位或1.5X ） 。
模拟数字转换器
该TMC22071A包含一个高性能的8位A / D
转换器。其增益和偏移自动设置为一部分
初始信号中的自动增益调整处理
收购，而且无需用户的关注。
参考电压提供给A / D转换器被设置以
在gen-下自动控制内部D / A转换器
获取锁。这些电压确定增益和场外
集合了A / D转换器的相对于该视频电平
提出了在其输入端。
定时
该TMC22071A从一个内部合成的操作
时钟， PXCK ，它运行以两倍于像素数据速率。该
标称像素速率可被设定为12.27 Mpps的NTSC和
13.5 Mpps的NTSC和PAL 。需要14.75客户或
15 Mpps的PAL操作应该向厂家咨询。
低通滤波器
数字化的复合视频数据流是数字低通
网络连接进行滤波，以从同步除去色度分量
分隔符。筛选通过优化提供了强大的操作
同步的信号 - 噪声比/消隐por-
化的视频，提高了后阳台的准确性
消隐电平检测器。
数字同步分离器提供输出同步信号，
GHSYNC和GVSYNC ，和时间的内部操作。
视频输入
三高阻抗视频输入由一个选定间
主处理器控制下最终多路复用器。该装置
接受1.23伏特工业标准的视频电平（同步头
峰值色= 1伏同步脉冲顶部引用白色） 。良好
通道与通道之间的隔离允许有效视频上所有三个
输入同时进行。抗混叠滤波连接器（如果使用）和
线路终端电阻必须由外部提供。该
输入选择是由两位在控制寄存器控制
之三。
卧式锁相环
锁相回路产生PXCK ，在像素的两倍
率。对于水平锁相的基准信号
环是由直接数字频率合成器（DDS ）中产生。
DDS输出与内部D /一个反面构造
换器和距离TMC22071A输出经由DDS的输出
引脚。这个信号通过一个外部LC滤波器传递和
输入到水平相比较。
DDS输出的频率的那个的九分之一
PXCK 。
一个20 MHz的时钟来驱动的DDS 。最好，
这可能是通过CMOS电平输入到TMC22071A上
在CLK IN引脚。另外，一个20 MHz的晶振可能
直接连接之间的CLK IN和CLK与OUT
调谐电容，以激活内部晶振税务局局长
cuitry 。
如果输入的视频丢失或断开后的
TMC22071A已完成并锁定， PXCK ， GHSYNC ，
模拟钳位
前端模拟钳位确保了输入视频落入
内的A / D转换器的活性范围。数字化
复合视频输出可以通过夹紧在后沿
次要数字钳位。
自动增益调整
因为视频信号可以从标称列弗基本上变化
ELS的TMC22071A执行自动电平设置
日常要树立正确的信号幅度的数字化。
该TMC22071A依赖于同步的存在
尖到后沿的电压，以确定所需的增益
输入视频信号。
同步头压缩或剪切往往受APL
（平均图像电平）的变化。而不是追踪
在同步头幅度和不断调整的微小变化
荷兰国际集团视频增益，在TMC22071A建立适当的信号
2
TMC22071A
产品speci fi cation
引脚分配
（续）
80
81
51
50
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16*
17
18
19
20
21
22
23
24
25
名字
A
0
NC
NC
读/写
CS
V
DD
RESET
D
GND
D
0
NC
NC
NC
NC
NC
NC
D
GND
INT
V
DD
NC
NC
CVBS
0
CVBS
1
CVBS
2
CVBS
3
CVBS
4
针
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41*
42*
43
44
45
46
47
48
49
50
名字
V
DD
D
GND
CVBS
5
CVBS
6
CVBS
7
NC
GHSYNC
GVSYNC
有效
NC
NC
NC
D
GND
D
GND
LDV
D
GND
V
DD
NC
V
DD
PXCK
D
GND
D
GND
V
DD
V
DDA
A
GND
针
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
名字
V
DDA
V
DDA
NC
NC
A
GND
NC
R
B
V
IN3
NC
V
DDA
V
IN2
NC
A
GND
V
DDA
V
IN1
NC
A
GND
R
T
A
GND
V
REF
NC
A
GND
V
DDA
A
GND
C
BYP
针
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
名字
NC
在PFD
NC
NC
NC
A
GND
DDS输出
NC
NC
NC
PXCK SEL
V
DDA
COMP
A
GND
D
GND
CLK IN
V
DD
CLK出
EXT PXCK
D
GND
D
GND
D
GND
V
DD
NC
V
DD
65-22071-02B
100
1
30
31
注意事项：
1. NC =不连接。
*这些引脚没有连接在
TMC22071A 。然而，你应该
连接这些引脚如图所示的
与未来同步锁相芯片的兼容性。
引脚德网络nitions
引脚数
引脚名称
视频输入
V
IN1-3
钟
CLK IN
51
91
CMOS
20MHz的DDS的时钟输入。
20 MHz的CMOS时钟输入到DDS 。这
引脚也可以随着CLK输出直接连接使用
晶体。
反相时钟输出。
倒DDS的时钟输出。此引脚也
随着CLK IN直接连接晶体使用。
2个像素时钟输出。
2倍过取样的行锁定时钟输出。
像素时钟输出。
延迟的像素时钟输出。 LDV运行在1/2
PXCK的速度和它的上升沿传输CVBS有用
从TMC22071A到TMC22x9x数字视频的数字视频
编码器。
外部PXCK输入。
输入外部PXCK时钟源。
PXCK源选择。
选择输入，用于内部或外部PXCK 。
高电平时，内部产生行锁定PXCK选择。
当低时，外部PXCK源被启用。
34, 31,
29
65, 61,
58
1.23Vp-p
复合视频输入。
视频输入， 1.25伏峰 - 峰值，同步
尖峰彩
68针
PLCC
100 PIN
MQFP
PIN TYPE
功能
CLK出
PXCK
LDV
53
19
17
93
45
40
CMOS
CMOS
CMOS
EXT PXCK
PXCK SEL
54
46
94
86
CMOS
CMOS
4
TMC22071A
产品speci fi cation
引脚德网络nitions
（续）
引脚数
引脚名称
GHSYNC
68针
PLCC
12
100 PIN
MQFP
32
PIN TYPE
CMOS
功能
水平同步输出。
当TMC22071A被锁定到
输入的视频，在GHSYNC引脚提供一个负向脉冲
后的水平同步脉冲的下降沿。有一个固定的
的PXCK时钟周期的相邻下降沿之间的数
GHSYNC ，除了以下录像机头部开关。
垂直同步输出。
当TMC22071A被锁定到输入
视频，所述GVSYNC引脚提供一个负向边沿之后的
开始的垂直消隐间隔的第一个帧同步脉冲的。
复合输出的总线。
8比特的复合视频数据被输出在此
公交车在1/2 PXCK率。在水平同步，字段ID ，子载波
频率和载波相位可这个总线上。
数据L / O端口。
微处理器的数据端口。所有控制参数是
在这个1位装入，并从控制寄存器回读
总线。
mP
端口控制。
微处理器地址总线。的低电平输入
将加载的L / O端口移位寄存器的三维数据
0
和CS 。一个高
传送L / O端口移位寄存器的内容写入控制寄存器
在CS的最后一个下降沿。
片选。
当CS为高电平，D
0
处于高阻抗状态，并
忽略不计。当CS为低电平时，微处理器可以读取或写入
0
数据写入控制寄存器。
主复位输入。
将RESET LOW势力的内部状态
机器的启动状态，加载控制寄存器与
缺省值，并禁止输出。将RESET重启高
在TMC22071A在默认模式。
总线读/写控制。
当R / W和A
0
较低时，该
微处理器可以写入控制寄存器在d上方
0
。当R / W
是高和一
0
低，状态寄存器的内容被读
在d上方
0
.
中断输出。
该输出为低电平，如果内部水平相
锁定环被解锁相对于传入为128或更多视频
每场行。锁被建立后， INT变为高电平。
HSYNC锁定标志。
此输出，当高电平表示
输入的水平同步已内所检测到的
±16
像素
在时间窗口由以前的同步脉冲成立。 LOW时，它
表示输入的水平同步尚未内所找到的
预期时间框架。有效的，如果时间稳定将切换
输入视频是这样的，同步的定位变化超过
±16
个像素，或者如果偶然的水平同步脉冲丢失。
数字视频
GVSYNC
13
33
CMOS
CVBS
7-0
11-9, 6-
2
30-28,
25-21
CMOS
mP
升/ O
D
0
66
9
TTL
A
0
60
1
TTL
CS
62
5
TTL
RESET
64
7
TTL
读/写
61
4
TTL
INT
67
17
TTL
有效
14
34
TTL
5
QQ：2880707522 复制
