TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
D
D
D
D
D
D
D
D
D
D
2.7 V至5.5 V单电源供电
4个8位电压输出DAC
一半功耗的8位电压输出DAC
快速串行接口。 。 。 1 MHz的最大
简单的两线接口在单
缓冲模式
高阻抗基准输入，每
DAC
可编程12次输出
范围
同时，更新设施在
双缓冲模式
内部上电复位
工业温度范围
D
D
D
D
D
D
D
D
D
D
低功耗
半缓冲输出
掉电模式
应用
可编程电压源
数字控制放大器/衰减器
无绳/无线通信
自动测试设备
便携式测试设备
过程监测和控制
信号合成
包
（ TOP VIEW ）
描述
该TLV5621I是一个四元的8位电压输出
数字 - 模拟转换器（DAC），用缓冲
基准输入（高阻抗） 。该DAC
产生的输出电压之间的范围
无论是一次或两次的参考电压和
GND ，而DAC是单调的。该装置是
使用简单，因为它从一个单一的操作
2.7 V至5.5 V的上电复位功能的电源
被结合，以提供可重复的启动
条件。全球硬件关机终端
和能力来关闭每个单独
提供DAC与软件，以减少
功耗。
GND
REFA
REFB
REFC
REFD
数据
CLK
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V
DD
HWACT
DACA
DACB
DACC
DACD
EN
在TLV5621I的数字控制是通过简单的3线串行总线，是CMOS兼容，轻松连接
所有流行的微处理器和微控制器设备。一个TLV5621I 11位指令字由
8个数据位， 2的DAC选择位，以及一系列位的次1次或2的输出之间进行选择
范围内。该TLV5621I数字输入施密特触发器高噪声抗扰度。该DAC寄存器
双缓冲的，它允许一组完整的新值被写入到该设备，然后在控制
在HWACT信号，所有的DAC输出同时更新。
14端小外形（ D）封装允许模拟功能在空间有限的数字控制
应用程序。该TLV5621I不需要外部调整。该TLV5621I的特点是操作
从-40 ° C到85°C 。
可选项
包
TA
- 40 ° C至85°C
小尺寸
(D)
TLV5621ID
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
版权
1997年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
邮政信箱655303
达拉斯，德克萨斯州75265
1
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
功能框图
REFA
+
–
8
REFB
+
–
8
REFC
+
–
8
REFD
+
–
8 LATCH
LATCH
8
LATCH
LATCH
8
LATCH
LATCH
8
LATCH
LATCH
8
DAC
×
2
+
–
DACA
DAC
×
2
+
–
DACB
DAC
×
2
+
–
DACC
DAC
×
2
+
–
DACD
CLK
数据
EN
HWACT
串行
接口
POWER- ON
RESET
终端功能
终奌站
名字
CLK
DACA
DACB
DACC
DACD
数据
EN
GND
HWACT
REFA
REFB
REFC
REFD
VDD
号
7
12
11
10
9
6
8
1
13
2
3
4
5
14
I
I
I
I
I
I / O
I
O
O
O
O
I
I
描述
串行接口的时钟，数据输入的下降沿
DAC A的模拟输出
DAC B的模拟输出
DAC C模拟输出
DAC D模拟输出
串行接口的数字数据输入
输入使能
接地回路和参考
全球硬件激活
参考电压输入到DACA
参考电压输入DACB
参考电压输入到DACC
参考电压输入到DACD
正电源电压
详细说明
该TLV5621使用四个电阻串DAC实现。每个DAC的核心是用单个电阻
256个抽头，对应于表中列出的256个可能的码1.每个电阻器串的一端连接
到GND ，而另一端从基准输入缓冲器的输出馈电。单调性是通过使用维护
的电阻器串。线性度取决于电阻元件的匹配的，对性能
在输出缓冲液中。因为输入端被缓冲，则DAC总是呈现高阻抗负载到
引用来源。
2
邮政信箱655303
达拉斯，德克萨斯州75265
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
每个DAC输出通过一个可配置的增益输出放大器，它可以被编程为1倍缓冲
或时间两个增益。
上电时，这些DAC被重置为码0 。
每个输出电压由下式给出：
V（ DACA | B | C | D ）
O
+
REF
CODE
256
(1
)
RNG位值）
其中，代码的范围是从0到255，且该范围器（RNG）位是串行控制字中的0或1 。
表1.理想的输出传递
D7
0
0
0
1
1
D6
0
0
1
0
1
D5
0
0
1
0
1
D4
0
0
1
0
1
D3
0
0
1
0
1
D2
0
0
1
0
1
D1
0
0
1
0
1
D0
0
1
1
0
1
输出电压
GND
(1/256)
×
REF （ 1 + RNG ）
(127/256)
×
REF （ 1 + RNG ）
(128/256)
×
REF （ 1 + RNG ）
(255/256)
×
REF （ 1 + RNG ）
数据接口
数据接口具有两种工作模式;单，双缓冲。这两种模式的串行时钟位
使用DATA和CLK每当EN为高电平数据。当EN为低时，CLK被禁用，并且数据不能被加载
入缓冲器。
在单缓冲模式下， DAC输出更新在CLK的最后/第十二下降沿，所以这个模式
只需要使用EN一个双线接口连接到高电平（参见图1和图2）。
在双缓冲模式下（开机默认值）， DAC的输出更新的下降沿
EN选通（参见图3和图4）。这允许多个设备通过仅具有共享数据线和时钟线
独立的EN线。
单缓冲模式（ MODE = 1 ）
当两线接口时， EN被连接到高电平和输入到该设备始终是活动的;因此，随机
数据可以进入输入锁存器。为了夺回字同步， 12个零移入
如图1，然后一个数据或控制字被时钟，在图1中，模式位设置为1 ，并
的控制字被时钟与DAC输出变为有效的控制字的最后下降沿之后。
图2示出的有效数据被写入到一个数模转换器，注意， CLK被保持为低，而数据是无效的。数据
被写入到所有四个DAC ，然后将控制字的时钟，其中设置模式位设置为1时的端
的控制字，该数据被锁存到DAC的输入。
需要注意的是，一旦模式位已被设置，就不可能将其清除，即，它是不可能从单一移动
以双缓冲模式。
邮政信箱655303
达拉斯，德克萨斯州75265
3
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
数据
DAC
EN
（拉高）
邮政信箱655303
达拉斯，德克萨斯州75265
注意一个：十二零使字同步和输出可以CLK的根据在锁存器中的数据的前沿之后发生变化。
CLK
数据
DAC
EN
（拉高）
注一： EN保持为高电平，数据被写入到DAC寄存器。该数据被锁存到DAC的输出的控制字的最后CLK，下降沿，其中
模式被设置。
模式
RS
RNG RNG RNG RNG
SIA
A
B
C
D
SIB
SIC
SID
法案
4
CLK
SLAS138B - 1996年4月 - 修订1997年2月
模板发布日期： 94年7月11日
图1.寄存器的写操作之后的噪声或数据，或CLK未定义的级别（单缓冲模式）
模式
RS
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
RS
RNG RNG RNG RNG
SIA
A
B
C
D
SIB
SIC
SID
法案
图2.第一个非零写操作后启动（ EN =高）
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
双缓冲模式（MODE = 0）
在此模式下，数据只被锁存到DAC的对EN选通信号的下降沿输出。因此，所有的
四个DAC可以写入更新它们的输出之前。
任何数量的输入数据块可以写入与所有具有相同的长度。随后的数据块简单
覆盖以前的同一地址，直到EN变低。
多个数据块可以写在满足任意提供的序列信号的定时限制。的负向
EN边缘终止和锁存所有数据。
多重随机序列数据块
数据
锁存到DAC控制寄存器和控制字数据
EN
图3.数据和控制串行控制
邮政信箱655303
达拉斯，德克萨斯州75265
5
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
D
D
D
D
D
D
D
D
D
D
2.7 V至5.5 V单电源供电
4个8位电压输出DAC
一半功耗的8位电压输出DAC
快速串行接口。 。 。 1 MHz的最大
简单的两线接口在单
缓冲模式
高阻抗基准输入，每
DAC
可编程12次输出
范围
同时，更新设施在
双缓冲模式
内部上电复位
工业温度范围
D
D
D
D
D
D
D
D
D
D
低功耗
半缓冲输出
掉电模式
应用
可编程电压源
数字控制放大器/衰减器
无绳/无线通信
自动测试设备
便携式测试设备
过程监测和控制
信号合成
包
（ TOP VIEW ）
描述
该TLV5621I是一个四元的8位电压输出
数字 - 模拟转换器（DAC），用缓冲
基准输入（高阻抗） 。该DAC
产生的输出电压之间的范围
无论是一次或两次的参考电压和
GND ，而DAC是单调的。该装置是
使用简单，因为它从一个单一的操作
2.7 V至5.5 V的上电复位功能的电源
被结合，以提供可重复的启动
条件。全球硬件关机终端
和能力来关闭每个单独
提供DAC与软件，以减少
功耗。
GND
REFA
REFB
REFC
REFD
数据
CLK
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V
DD
HWACT
DACA
DACB
DACC
DACD
EN
在TLV5621I的数字控制是通过简单的3线串行总线，是CMOS兼容，轻松连接
所有流行的微处理器和微控制器设备。一个TLV5621I 11位指令字由
8个数据位， 2的DAC选择位，以及一系列位的次1次或2的输出之间进行选择
范围内。该TLV5621I数字输入施密特触发器高噪声抗扰度。该DAC寄存器
双缓冲的，它允许一组完整的新值被写入到该设备，然后在控制
在HWACT信号，所有的DAC输出同时更新。
14端小外形（ D）封装允许模拟功能在空间有限的数字控制
应用程序。该TLV5621I不需要外部调整。该TLV5621I的特点是操作
从-40 ° C到85°C 。
可选项
包
TA
- 40 ° C至85°C
小尺寸
(D)
TLV5621ID
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
版权
1997年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
邮政信箱655303
达拉斯，德克萨斯州75265
1
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
功能框图
REFA
+
–
8
REFB
+
–
8
REFC
+
–
8
REFD
+
–
8 LATCH
LATCH
8
LATCH
LATCH
8
LATCH
LATCH
8
LATCH
LATCH
8
DAC
×
2
+
–
DACA
DAC
×
2
+
–
DACB
DAC
×
2
+
–
DACC
DAC
×
2
+
–
DACD
CLK
数据
EN
HWACT
串行
接口
POWER- ON
RESET
终端功能
终奌站
名字
CLK
DACA
DACB
DACC
DACD
数据
EN
GND
HWACT
REFA
REFB
REFC
REFD
VDD
号
7
12
11
10
9
6
8
1
13
2
3
4
5
14
I
I
I
I
I
I / O
I
O
O
O
O
I
I
描述
串行接口的时钟，数据输入的下降沿
DAC A的模拟输出
DAC B的模拟输出
DAC C模拟输出
DAC D模拟输出
串行接口的数字数据输入
输入使能
接地回路和参考
全球硬件激活
参考电压输入到DACA
参考电压输入DACB
参考电压输入到DACC
参考电压输入到DACD
正电源电压
详细说明
该TLV5621使用四个电阻串DAC实现。每个DAC的核心是用单个电阻
256个抽头，对应于表中列出的256个可能的码1.每个电阻器串的一端连接
到GND ，而另一端从基准输入缓冲器的输出馈电。单调性是通过使用维护
的电阻器串。线性度取决于电阻元件的匹配的，对性能
在输出缓冲液中。因为输入端被缓冲，则DAC总是呈现高阻抗负载到
引用来源。
2
邮政信箱655303
达拉斯，德克萨斯州75265
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
每个DAC输出通过一个可配置的增益输出放大器，它可以被编程为1倍缓冲
或时间两个增益。
上电时，这些DAC被重置为码0 。
每个输出电压由下式给出：
V（ DACA | B | C | D ）
O
+
REF
CODE
256
(1
)
RNG位值）
其中，代码的范围是从0到255，且该范围器（RNG）位是串行控制字中的0或1 。
表1.理想的输出传递
D7
0
0
0
1
1
D6
0
0
1
0
1
D5
0
0
1
0
1
D4
0
0
1
0
1
D3
0
0
1
0
1
D2
0
0
1
0
1
D1
0
0
1
0
1
D0
0
1
1
0
1
输出电压
GND
(1/256)
×
REF （ 1 + RNG ）
(127/256)
×
REF （ 1 + RNG ）
(128/256)
×
REF （ 1 + RNG ）
(255/256)
×
REF （ 1 + RNG ）
数据接口
数据接口具有两种工作模式;单，双缓冲。这两种模式的串行时钟位
使用DATA和CLK每当EN为高电平数据。当EN为低时，CLK被禁用，并且数据不能被加载
入缓冲器。
在单缓冲模式下， DAC输出更新在CLK的最后/第十二下降沿，所以这个模式
只需要使用EN一个双线接口连接到高电平（参见图1和图2）。
在双缓冲模式下（开机默认值）， DAC的输出更新的下降沿
EN选通（参见图3和图4）。这允许多个设备通过仅具有共享数据线和时钟线
独立的EN线。
单缓冲模式（ MODE = 1 ）
当两线接口时， EN被连接到高电平和输入到该设备始终是活动的;因此，随机
数据可以进入输入锁存器。为了夺回字同步， 12个零移入
如图1，然后一个数据或控制字被时钟，在图1中，模式位设置为1 ，并
的控制字被时钟与DAC输出变为有效的控制字的最后下降沿之后。
图2示出的有效数据被写入到一个数模转换器，注意， CLK被保持为低，而数据是无效的。数据
被写入到所有四个DAC ，然后将控制字的时钟，其中设置模式位设置为1时的端
的控制字，该数据被锁存到DAC的输入。
需要注意的是，一旦模式位已被设置，就不可能将其清除，即，它是不可能从单一移动
以双缓冲模式。
邮政信箱655303
达拉斯，德克萨斯州75265
3
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
数据
DAC
EN
（拉高）
邮政信箱655303
达拉斯，德克萨斯州75265
注意一个：十二零使字同步和输出可以CLK的根据在锁存器中的数据的前沿之后发生变化。
CLK
数据
DAC
EN
（拉高）
注一： EN保持为高电平，数据被写入到DAC寄存器。该数据被锁存到DAC的输出的控制字的最后CLK，下降沿，其中
模式被设置。
模式
RS
RNG RNG RNG RNG
SIA
A
B
C
D
SIB
SIC
SID
法案
4
CLK
SLAS138B - 1996年4月 - 修订1997年2月
模板发布日期： 94年7月11日
图1.寄存器的写操作之后的噪声或数据，或CLK未定义的级别（单缓冲模式）
模式
RS
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
RS
RNG RNG RNG RNG
SIA
A
B
C
D
SIB
SIC
SID
法案
图2.第一个非零写操作后启动（ EN =高）
TLV5621I
低功耗翻两番8位数字 - 模拟转换器
SLAS138B - 1996年4月 - 修订1997年2月
双缓冲模式（MODE = 0）
在此模式下，数据只被锁存到DAC的对EN选通信号的下降沿输出。因此，所有的
四个DAC可以写入更新它们的输出之前。
任何数量的输入数据块可以写入与所有具有相同的长度。随后的数据块简单
覆盖以前的同一地址，直到EN变低。
多个数据块可以写在满足任意提供的序列信号的定时限制。的负向
EN边缘终止和锁存所有数据。
多重随机序列数据块
数据
锁存到DAC控制寄存器和控制字数据
EN
图3.数据和控制串行控制
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
