TLV320AIC22C
DUAL互联网语音协议( VoIP)的编解码器
SPAS041B - 2001年10月 - 修订2003年1月
终端功能
终奌站
名字
AD1
号
12
I / O
描述
地址。在I2C模式下, AD1用来与AD0形成7位I2C芯片地址的低两位。上
5位被固定为11100. AD1用于与AD0配合使用来分配两个时隙中的编解码器
串行端口模式。 AD1是MSB。
地址。在I2C模式, AD0是用来与AD1形成的7位I2C芯片地址的低2位。上
5位被固定为11100. AD0是用来与AD1一起分配两个时隙中的编解码器
串行端口模式。 AD0是LSB 。
模拟电源。连接到AVDD2 (见注1 ) 。
模拟电源。连接到AVDD1 (见注1 ) 。
模拟电源为8 Ω扬声器驱动器。 AVDD3可以连接到AVDD1和AVDD2 。因为这
信号需要大量的电流,建议单独的PCB迹线运行到该端子
并连接于所述电源连接到PC板的主电源(见注1) 。
模拟地。连接到AVSS2 (见注1 ) 。
模拟地。连接到AVSS1 (见注1 ) 。
模拟地为8 Ω扬声器驱动器。 AVSS3可以连接到AVSS1和AVSS2 。由于该信号
需要大量的电流,建议单独的PCB迹线运行到本终端和
连接于所述电源连接到PC板的主电源(见注1 ) 。
位时钟。 BCLK钟表串行数据转换为DIN和DOUT出来的。当配置为输出(主模式) ,
BCLK由帧同步信号频率除以256。当乘以内部产生
配置为输入(从机模式) , BCLK为输入,必须同步于主时钟
帧同步。
来电显示模拟放大器反相输入端
来电显示模拟放大器同相输入端
数据输入。 DIN接收该DAC输入数据和寄存器数据从外部DSP或控制器,并
同步到BCLK 。数据被锁在BCLK的下降沿在由所指定的两个时隙
在AD1和AD0位。编解码器1接收到在所述第一分配的时隙数据,随后解码器2接收数据
在第二个分配的时隙。
数据输出。 DOUT发送ADC输出位和寄存器数据。它被同步到BCLK 。数据
在BCLK在于,由AD1和AD0位中指定的两个时隙的上升沿发送。 DOUT
处于高阻抗期间不分配给编解码器的时隙。编解码器1中的第一个分配发送数据
时隙,随后编码解码器2中的第二个分配的时隙。
数字供电(见注1 )
数字地(见注1 )
参考过滤器节点。 FILT1和FILT2提供参考电压退耦。此引用2.25 V.
最佳的电容值为0.1
F
(陶瓷)和被连接FILT1和FILT2之间。 FILT1不应该
用作电压源。
参考过滤器节点。 FILT1和FILT2提供参考电压退耦。该参考文献是0伏。
最佳的电容值为0.1
F
(陶瓷)和被连接FILT1和FILT2之间。
帧同步。 FSYNC表示一个帧的开始和时隙的开始0。当FSYNC
采样高在BCLK的上升沿,编解码器接收或在其指定的时隙发送数据
在帧(由AD0 ,AD1的规定)。 FSYNC由主设备(输出)生成的并且是一输入
为从设备。编解码器1中的第一个分配的时隙进行通信,接着通过编译码器2连通
在第二个分配的时隙。
耳机放大器的反相模拟输入。 HDIN和HDOUT之间的连接时,与选定的回声
增益,除非回声增益静音(见寄存器14 ) 。
耳机放大器的模拟同相输入端
反相耳机输出。该HDOUTM终端连同HDOUTP终端形成差分
输出。随着HDOUTP ,一个150 Ω负载可以采用差分驱动。 HDOUTM可以单独用于单端
操作。
同相的耳机输出。 HDOUTP可以单独用于单端操作。随着HDOUTM ,一
150 Ω负载可以采用差分驱动。
I
AD0
AVDD1
AVDD2
AVDD3
AVSS1
AVSS2
AVSS3
13
33
5
27
32
6
25
29
I
I
I
I
I
I
I
BCLK
CIINM
CIINP
DIN
20
30
31
18
I / O
I
I
I
DOUT
DVDD
DVSS
FILT1
17
15
16
43
O
I
I
O
FILT2
42
O
FSYNC
19
I / O
HDINM
HDINP
HDOUTM
1
2
3
I
I
O
HDOUTP
4
O
注1 :本设备具有独立的模拟和数字电源和接地端子。为了获得最佳的操作和结果, PC板设计应
利用独立的模拟和数字电源,以及独立的模拟地和数字地平面。混合信号设计实践
应该被使用。
4
邮政信箱655303
达拉斯,德克萨斯州75265