【TLV1543C ， TLV1543I ， TLV1543M3.3 V 10位模拟数字转换器带串行控】,IC型号TLV1543CDWR,TLV1543CDWR PDF资料,TLV1543CDWR经销商,ic,电子元器件-51电子网

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

SLAS072E - 1992年12月 - 修订2004年1月

3.3 V电源供电

10位分辨率的A / D转换器

11模拟输入通道

三内建自测试模式

固有的采样和保持

总非调整误差。。。

1 LSB（最大值）

片内系统时钟

最终的-转换（ EOC ）输出

引脚兼容于TLC1543

CMOS技术

DB ， DW ， FK ，J或N包装

（ TOP VIEW ）

GND

EOC

I / O时钟

地址

数据输出

REF +

参考=

A10

描述

该TLV1543C ， TLV1543I和TLV1543M是

CMOS 10位，开关电容逐次

近似，模拟 - 数字转换器。

这些器件具有三个输入和一个三态

输出[片选（ CS ），输入输出时钟（ I / O

钟），地址输入（地址）和数据

输出（ DATA OUT ），提供了一个直接的4线

接口到主机处理器的串行端口。该

设备允许从高速数据传输

主机。

FN包装

（ TOP VIEW ）

3 2 1 20 19

9 10 11 12 13

VCC

EOC

I / O时钟

地址

数据输出

REF +

包

除了高速的A / D转换器和

多才多艺的控制能力，这些设备有

片上14通道多路转换器，可以选择

的11个模拟输入或任何一个3中任一项

内部自检电压。采样和保持

功能是自动的。在A / D转换结束时，转换结束的（平）输出变高，表示

改装完成。在设备纳入该转换器具有差分高阻抗

基准输入端，以促进比率转换，缩放，和从逻辑隔离模拟电路和

电源噪声。开关电容的设计让整个工作的自由空气的低误差的转换

温度范围。

该TLV1543C的特点是操作从0℃至70℃。该TLV1543I的特点是工业

温度范围 - 40 ° C至85°C 。该TLV1543M的特点是操作在整个军用

温度范围为-55 ° C至125°C 。

可选项

小

概要

（ dB）的

TLV1543CDB

TLV1543IDB

—

小

概要

（ DW ）

TLV1543CDW

—

塑料芯片

支架

（ FN）的

TLV1543CFN

—

芯片载体

（ FK ）

—

TLV1543MFK

陶瓷DIP

(J)

—

TLV1543MJ

0 ° C至70℃

-40 ° C至85°C

-55 ° C至125°C

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

2000年至二○○四年，德州仪器

GND

A10

参考=

—

塑料DIP

(N)

TLV1543CN

www.ti.com

SLAS072E - 1992年12月 - 修订2004年1月

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

功能框图

REF +

A10

样品

HOLD

参考=

10-Bit

模拟 - 数字

变流器

（开关电容器）

14-Channel

类似物

多路复用器

输入地址

产量

数据

10 ：1的数据

选择和

司机

数据

OUT

自检

参考

地址

系统时钟

控制逻辑

和I / O

计数器

EOC

I / O时钟

典型等效输入量

采样模式在输入过程中短路阻抗

1千欧（典型值）

A0 A10

CI = 60 pF的MAX

（等效输入

电容）

A0 A10

5 MΩ TYP

HOLD模式在输入过程中短路阻抗

www.ti.com

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

SLAS072E - 1992年12月 - 修订2004年1月

终端功能

终奌站

名字

地址

号

I / O

描述

串行地址。一个4位串行地址选择所希望的模拟输入或测试电压是要被转换

下一个。地址数据呈现的MSB第一和移入上的我的第4上升沿/ O的

CLOCK 。后的4个地址位已被读出到地址寄存器，地址被忽略的

剩余的当前转换周期。

模拟信号。的11个模拟输入被施加至A0 -A10 ，并在内部进行多路复用。驱动源

阻抗应小于或等于1千欧。

片选。 CS为高电平到低电平的跳变复位内部计数器和控制，使DATA OUT ，

地址，和I / O的最大的一个建立时间内时钟加上内部系统的两个下降沿

时钟。由低到高的转变禁止地址和I / A设置的时间内O CLOCK和两个下降沿

内部系统时钟。

三态串行输出的A / D转换结果。 DATA OUT处于高阻抗状态时的CS

高，主动当CS为低电平。用有效的芯片选择，数据输出是从高阻抗除去

状态和被驱动到对应于先前的转换结果的MSB值的逻辑电平。该

的I / O时钟的下一个下降沿驱动DATA OUT的逻辑电平对应于下一个最显著

位，并且剩余位被移出，以便与LSB上出现的我的第九个下降沿/ O的

CLOCK 。上的I / O CLOCK的第十下降沿， DATA OUT被驱动到低逻辑电平，使得连续

超过10个时钟接口的数据传输产生零为未使用的LSB 。

转换结束。 EOC变为从高至低逻辑电平的第十届I / O时钟的下降沿

并保持低电平直到转换完成和数据准备转移。

接地回路终端的内部电路。除非另有说明，所有的电压测量都是

相对于GND 。

输入/输出时钟。 I / O时钟接收串行I / O时钟输入并执行以下四个功能：

1）时钟的四个输入地址位到地址寄存器对我的前四个上升沿/ O

钟后，第4个上升沿可复用的地址。

2）在I / O时钟的第四个下降沿，对所选择的多路输入端的模拟输入电压开始

充电的电容器阵列，并继续这样做，直到I / O CLOCK的第十下降沿。

3）移出的数据从先前的转换数据的其余9位。

4），它可以将转换到第十时钟的下降沿的内部状态控制器的控制。

上基准电压值（通常为VCC ）加到REF + 。最大输入电压范围

由施加到REF +和应用于REF的电压的电压之间的差来确定 -

终奌站。

下基准电压值（标称地）被施加至REF - 。

正电源电压

A0 A10

19, 11,

数据输出

EOC

GND

I / O时钟

REF +

参考=

VCC

详细说明

随着芯片选择（ CS ）无效（高），地址和I / O时钟输入初始状态是禁止和DATA OUT

处于高阻抗状态。当串行接口使CS有效（低电平）时，转换序列开始

与I / O CLOCK和ADDRESS和消除数据的输出从高阻抗状态的实现。

然后主机提供4位通道地址，地址和I / O CLOCK序列I / O CLOCK 。

在这种转变中，主机的串行接口还接收来自数据从先前的转换结果。 I / O

时钟接收一个输入序列，该序列是10至16个时钟周期长从主机。前四个I / O时钟

装入地址寄存器与地址的4位地址中选择所希望的模拟信道和下

6个时钟提供采样模拟输入的控制时序。

www.ti.com

SLAS072E - 1992年12月 - 修订2004年1月

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

详细说明（续）

有六个基本串行接口定时模式，可以与该设备一起使用。这些模式确定

通过I / O CLOCK和CS的操作速度，如表1中。这些模式包括：（1）快速模式与

10时钟传送和转换周期之间CS无效（高），（ 2 ）快速模式下10小时转移

和CS有效（低电平）持续，（ 3 ）快速模式下使用11至16时钟传输和CS无效（高）之间

转换周期，（ 4 ）快速模式下，使用16位传输和CS有效（低电平）持续，（ 5 ）慢速模式

在11至16时钟传送和转换周期之间CS无效（高），并用（ 6 ）慢速模式

16时钟传输和CS有效（低电平）持续。

前一次转换的MSB在CS下降沿出现在DATA OUT的模式1 ，模式3和

模式5 ，对EOC的模式2和模式4 ，并按照模式6的第16个时钟下降沿，上升沿。

其余九位被移出上的I / O CLOCK下九下降沿。十位的数据是

传输通过DATA OUT主机。还用的串行时钟脉冲的数目取决于模式

操作，但最低的10个时钟脉冲时需要转换开始。在第10个时钟下降沿

缘，该委员会输出变低，并返回到高逻辑电平，当转换完成时，结果

可以由主机读出。在第10个时钟下降沿，内部逻辑把DATA OUT低保证

其余的位值是零，如果在I / O CLOCK传送大于10个时钟长。

表1列出了操作模式相对于CS， I / O的串行传送时钟数的状态下

可以被使用，并且定时边缘上先前转换的MSB出现在输出端。

表1模式操作

模式

模式1

模式2

快捷方式

模式3

模式4

SLOW模式

模式5

MODE 6

高转换周期之间

持续低

高转换周期之间

持续低

高转换周期之间

持续低

数

I / O时钟

11至16

MSB AT DATA OUT

CS下降沿

EOC上升沿

CS下降沿

EOC上升沿

CS下降沿

第16个时钟下降沿

定时

图

图9

图10

图11

图12

图13

图14

这些边缘也开始串行接口通信。

不超过16个时钟应该被使用。

快捷方式

该装置是在快速模式时，串行I / O时钟的数据传送完成时，转换之前

完成。用一个10时钟串行传送，该设备可以在快速模式下仅运行，因为一个转换不

开始，直到10日的I / O时钟的下降沿。

模式1 ：快速模式， CS无效（高）转换周期之间， 10小时转移

在这种模式下， CS为串行I / O时钟之间的传输无效（高），每个传输10个时钟长。该

CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。上升沿

CS的端部通过在指定的延迟时间之内输出返回数据到高阻抗状态的序列。

另外， CS的上升沿禁用一个建立时间加上两个所指的I / O CLOCK和ADDRESS端子

内部系统时钟的边沿。

模式2：快速模式， CS有效（低电平）不断， 10小时转移

在这种模式下， CS为串行I / O时钟传送之间有效（低），每个传输10个时钟长。后

最初的转换周期， CS保持有效（低电平）进行后续的转换; EOC的上升沿，然后

通过从低逻辑电平去除DATA OUT ，从而使先前的MSB开始的每个序列

转换到立即出现在这个输出。

www.ti.com

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

SLAS072E - 1992年12月 - 修订2004年1月

模式3 ：快速模式，转换周期之间CS无效（高）， 11至16时钟传送

在这种模式中， CS为串行I / O时钟转移和各传送可以是11到16个时钟之间无效（高）

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O CLOCK和ADDRESS端子

加上两个属于内部系统时钟的边沿。

模式4：快速模式， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低电平）进行后续的转换;的上升沿

EOC然后通过从低逻辑电平去除DATA OUT ，允许的最高有效位开始的每个序列

前一次转换马上出现在这个输出。

SLOW模式

在低速模式下，转换为串行I / O时钟数据传送结束之前完成。慢

模式最少需要11个时钟的传输到I / O的时钟，和第十一时钟的上升沿必须

发生转换期结束前;否则，该设备失去与主机的串行同步

接口和CS必须被切换到初始化系统。在I / O CLOCK的第十一个上升沿绝

发生在9.5

第十后我/ O时钟下降沿。

模式五：低速模式下，转换周期之间CS无效（高）， 11至16时钟传送

在这种模式中， CS为串行I / O时钟转移和各传送可以是11到16个时钟之间无效（高）

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O CLOCK和ADDRESS端子

加上两个属于内部系统时钟的边沿。

MODE 6 ：低速模式下， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低）于以后的转换。的下降沿

第十六个I / O CLOCK然后从低状态删除数据输出，允许开始每个序列

前一次转换的MSB立即出现在DATA OUT 。该设备然后准备进行下一次

通过串行接口启动的16个时钟传送。

地址位

对于在下一个转换周期中的4位的模拟信道选择地址被呈现给地址端子

（ MSB在前），并移入地址寄存器上的I / O CLOCK的前四个前缘。此地址

选择的14个输入（ 11路模拟输入或3个内部测试输入）之一。

模拟输入和测试模块

的11个模拟输入和3个内部测试输入由14通道多路转换器根据所选择的

如表2和表3。输入地址的输入多路复用器是一个突破前先型，以减少

输入 - 输入噪声注入，频道切换造成。

模拟输入的采样开始的第四个的I / O时钟的下降沿，并取样持续6

I / O时钟周期。将样品保持在第十的I / O时钟的下降沿。这三个测试输入是

加到多路转换器，采样，并转换成以相同的方式作为外部模拟输入。

www.ti.com

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

SLAS072E - 1992年12月 - 修订2004年1月

3.3 V电源供电

10位分辨率的A / D转换器

11模拟输入通道

三内建自测试模式

固有的采样和保持

总非调整误差。。。

1 LSB（最大值）

片内系统时钟

最终的-转换（ EOC ）输出

引脚兼容于TLC1543

CMOS技术

DB ， DW ， FK ，J或N包装

（ TOP VIEW ）

GND

EOC

I / O时钟

地址

数据输出

REF +

参考=

A10

描述

该TLV1543C ， TLV1543I和TLV1543M是

CMOS 10位，开关电容逐次

近似，模拟 - 数字转换器。

这些器件具有三个输入和一个三态

输出[片选（ CS ），输入输出时钟（ I / O

钟），地址输入（地址）和数据

输出（ DATA OUT ），提供了一个直接的4线

接口到主机处理器的串行端口。该

设备允许从高速数据传输

主机。

FN包装

（ TOP VIEW ）

3 2 1 20 19

9 10 11 12 13

VCC

EOC

I / O时钟

地址

数据输出

REF +

包

除了高速的A / D转换器和

多才多艺的控制能力，这些设备有

片上14通道多路转换器，可以选择

的11个模拟输入或任何一个3中任一项

内部自检电压。采样和保持

功能是自动的。在A / D转换结束时，转换结束的（平）输出变高，表示

改装完成。在设备纳入该转换器具有差分高阻抗

基准输入端，以促进比率转换，缩放，和从逻辑隔离模拟电路和

电源噪声。开关电容的设计让整个工作的自由空气的低误差的转换

温度范围。

该TLV1543C的特点是操作从0℃至70℃。该TLV1543I的特点是工业

温度范围 - 40 ° C至85°C 。该TLV1543M的特点是操作在整个军用

温度范围为-55 ° C至125°C 。

可选项

小

概要

（ dB）的

TLV1543CDB

TLV1543IDB

—

小

概要

（ DW ）

TLV1543CDW

—

塑料芯片

支架

（ FN）的

TLV1543CFN

—

芯片载体

（ FK ）

—

TLV1543MFK

陶瓷DIP

(J)

—

TLV1543MJ

0 ° C至70℃

-40 ° C至85°C

-55 ° C至125°C

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

2000年至二○○四年，德州仪器

GND

A10

参考=

—

塑料DIP

(N)

TLV1543CN

www.ti.com

SLAS072E - 1992年12月 - 修订2004年1月

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

功能框图

REF +

A10

样品

HOLD

参考=

10-Bit

模拟 - 数字

变流器

（开关电容器）

14-Channel

类似物

多路复用器

输入地址

产量

数据

10 ：1的数据

选择和

司机

数据

OUT

自检

参考

地址

系统时钟

控制逻辑

和I / O

计数器

EOC

I / O时钟

典型等效输入量

采样模式在输入过程中短路阻抗

1千欧（典型值）

A0 A10

CI = 60 pF的MAX

（等效输入

电容）

A0 A10

5 MΩ TYP

HOLD模式在输入过程中短路阻抗

www.ti.com

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

SLAS072E - 1992年12月 - 修订2004年1月

终端功能

终奌站

名字

地址

号

I / O

描述

串行地址。一个4位串行地址选择所希望的模拟输入或测试电压是要被转换

下一个。地址数据呈现的MSB第一和移入上的我的第4上升沿/ O的

CLOCK 。后的4个地址位已被读出到地址寄存器，地址被忽略的

剩余的当前转换周期。

模拟信号。的11个模拟输入被施加至A0 -A10 ，并在内部进行多路复用。驱动源

阻抗应小于或等于1千欧。

片选。 CS为高电平到低电平的跳变复位内部计数器和控制，使DATA OUT ，

地址，和I / O的最大的一个建立时间内时钟加上内部系统的两个下降沿

时钟。由低到高的转变禁止地址和I / A设置的时间内O CLOCK和两个下降沿

内部系统时钟。

三态串行输出的A / D转换结果。 DATA OUT处于高阻抗状态时的CS

高，主动当CS为低电平。用有效的芯片选择，数据输出是从高阻抗除去

状态和被驱动到对应于先前的转换结果的MSB值的逻辑电平。该

的I / O时钟的下一个下降沿驱动DATA OUT的逻辑电平对应于下一个最显著

位，并且剩余位被移出，以便与LSB上出现的我的第九个下降沿/ O的

CLOCK 。上的I / O CLOCK的第十下降沿， DATA OUT被驱动到低逻辑电平，使得连续

超过10个时钟接口的数据传输产生零为未使用的LSB 。

转换结束。 EOC变为从高至低逻辑电平的第十届I / O时钟的下降沿

并保持低电平直到转换完成和数据准备转移。

接地回路终端的内部电路。除非另有说明，所有的电压测量都是

相对于GND 。

输入/输出时钟。 I / O时钟接收串行I / O时钟输入并执行以下四个功能：

1）时钟的四个输入地址位到地址寄存器对我的前四个上升沿/ O

钟后，第4个上升沿可复用的地址。

2）在I / O时钟的第四个下降沿，对所选择的多路输入端的模拟输入电压开始

充电的电容器阵列，并继续这样做，直到I / O CLOCK的第十下降沿。

3）移出的数据从先前的转换数据的其余9位。

4），它可以将转换到第十时钟的下降沿的内部状态控制器的控制。

上基准电压值（通常为VCC ）加到REF + 。最大输入电压范围

由施加到REF +和应用于REF的电压的电压之间的差来确定 -

终奌站。

下基准电压值（标称地）被施加至REF - 。

正电源电压

A0 A10

19, 11,

数据输出

EOC

GND

I / O时钟

REF +

参考=

VCC

详细说明

随着芯片选择（ CS ）无效（高），地址和I / O时钟输入初始状态是禁止和DATA OUT

处于高阻抗状态。当串行接口使CS有效（低电平）时，转换序列开始

与I / O CLOCK和ADDRESS和消除数据的输出从高阻抗状态的实现。

然后主机提供4位通道地址，地址和I / O CLOCK序列I / O CLOCK 。

在这种转变中，主机的串行接口还接收来自数据从先前的转换结果。 I / O

时钟接收一个输入序列，该序列是10至16个时钟周期长从主机。前四个I / O时钟

装入地址寄存器与地址的4位地址中选择所希望的模拟信道和下

6个时钟提供采样模拟输入的控制时序。

www.ti.com

SLAS072E - 1992年12月 - 修订2004年1月

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

详细说明（续）

有六个基本串行接口定时模式，可以与该设备一起使用。这些模式确定

通过I / O CLOCK和CS的操作速度，如表1中。这些模式包括：（1）快速模式与

10时钟传送和转换周期之间CS无效（高），（ 2 ）快速模式下10小时转移

和CS有效（低电平）持续，（ 3 ）快速模式下使用11至16时钟传输和CS无效（高）之间

转换周期，（ 4 ）快速模式下，使用16位传输和CS有效（低电平）持续，（ 5 ）慢速模式

在11至16时钟传送和转换周期之间CS无效（高），并用（ 6 ）慢速模式

16时钟传输和CS有效（低电平）持续。

前一次转换的MSB在CS下降沿出现在DATA OUT的模式1 ，模式3和

模式5 ，对EOC的模式2和模式4 ，并按照模式6的第16个时钟下降沿，上升沿。

其余九位被移出上的I / O CLOCK下九下降沿。十位的数据是

传输通过DATA OUT主机。还用的串行时钟脉冲的数目取决于模式

操作，但最低的10个时钟脉冲时需要转换开始。在第10个时钟下降沿

缘，该委员会输出变低，并返回到高逻辑电平，当转换完成时，结果

可以由主机读出。在第10个时钟下降沿，内部逻辑把DATA OUT低保证

其余的位值是零，如果在I / O CLOCK传送大于10个时钟长。

表1列出了操作模式相对于CS， I / O的串行传送时钟数的状态下

可以被使用，并且定时边缘上先前转换的MSB出现在输出端。

表1模式操作

模式

模式1

模式2

快捷方式

模式3

模式4

SLOW模式

模式5

MODE 6

高转换周期之间

持续低

高转换周期之间

持续低

高转换周期之间

持续低

数

I / O时钟

11至16

MSB AT DATA OUT

CS下降沿

EOC上升沿

CS下降沿

EOC上升沿

CS下降沿

第16个时钟下降沿

定时

图

图9

图10

图11

图12

图13

图14

这些边缘也开始串行接口通信。

不超过16个时钟应该被使用。

快捷方式

该装置是在快速模式时，串行I / O时钟的数据传送完成时，转换之前

完成。用一个10时钟串行传送，该设备可以在快速模式下仅运行，因为一个转换不

开始，直到10日的I / O时钟的下降沿。

模式1 ：快速模式， CS无效（高）转换周期之间， 10小时转移

在这种模式下， CS为串行I / O时钟之间的传输无效（高），每个传输10个时钟长。该

CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。上升沿

CS的端部通过在指定的延迟时间之内输出返回数据到高阻抗状态的序列。

另外， CS的上升沿禁用一个建立时间加上两个所指的I / O CLOCK和ADDRESS端子

内部系统时钟的边沿。

模式2：快速模式， CS有效（低电平）不断， 10小时转移

在这种模式下， CS为串行I / O时钟传送之间有效（低），每个传输10个时钟长。后

最初的转换周期， CS保持有效（低电平）进行后续的转换; EOC的上升沿，然后

通过从低逻辑电平去除DATA OUT ，从而使先前的MSB开始的每个序列

转换到立即出现在这个输出。

www.ti.com

TLV1543C ， TLV1543I ， TLV1543M

3.3 V 10位模拟数字转换器

带串行控制和11个模拟输入

SLAS072E - 1992年12月 - 修订2004年1月

模式3 ：快速模式，转换周期之间CS无效（高）， 11至16时钟传送

在这种模式中， CS为串行I / O时钟转移和各传送可以是11到16个时钟之间无效（高）

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O CLOCK和ADDRESS端子

加上两个属于内部系统时钟的边沿。

模式4：快速模式， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低电平）进行后续的转换;的上升沿

EOC然后通过从低逻辑电平去除DATA OUT ，允许的最高有效位开始的每个序列

前一次转换马上出现在这个输出。

SLOW模式

在低速模式下，转换为串行I / O时钟数据传送结束之前完成。慢

模式最少需要11个时钟的传输到I / O的时钟，和第十一时钟的上升沿必须

发生转换期结束前;否则，该设备失去与主机的串行同步

接口和CS必须被切换到初始化系统。在I / O CLOCK的第十一个上升沿绝

发生在9.5

第十后我/ O时钟下降沿。

模式五：低速模式下，转换周期之间CS无效（高）， 11至16时钟传送

在这种模式中， CS为串行I / O时钟转移和各传送可以是11到16个时钟之间无效（高）

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O CLOCK和ADDRESS端子

加上两个属于内部系统时钟的边沿。

MODE 6 ：低速模式下， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低）于以后的转换。的下降沿

第十六个I / O CLOCK然后从低状态删除数据输出，允许开始每个序列

前一次转换的MSB立即出现在DATA OUT 。该设备然后准备进行下一次

通过串行接口启动的16个时钟传送。

地址位

对于在下一个转换周期中的4位的模拟信道选择地址被呈现给地址端子

（ MSB在前），并移入地址寄存器上的I / O CLOCK的前四个前缘。此地址

选择的14个输入（ 11路模拟输入或3个内部测试输入）之一。

模拟输入和测试模块

的11个模拟输入和3个内部测试输入由14通道多路转换器根据所选择的

如表2和表3。输入地址的输入多路复用器是一个突破前先型，以减少

输入 - 输入噪声注入，频道切换造成。

模拟输入的采样开始的第四个的I / O时钟的下降沿，并取样持续6

I / O时钟周期。将样品保持在第十的I / O时钟的下降沿。这三个测试输入是

加到多路转换器，采样，并转换成以相同的方式作为外部模拟输入。