TLK3104SA
QUAD 3.125 Gbps的串行收发器
SCAS651B-- 2000年8月 - 修订2001年9月
D
D
D
D
D
D
D
D
D
每通道收发器四路3.125 Gbps的
提供10 Gbps的数据吞吐量
可选择同步或独立
渠道运作
可选择变送器只有，只有接收，
或收发功能
可选的片上8位/ 10位编码/
解码（ ENDEC ）
支持IEEE 802.3ae中建议XGMII
并行接口
支持IEEE 802.3ae的XAUI建议
串行接口
接收器差分输入阈值
200-mV
片内100 Ω差分接收器
终止
无需外部滤波电容
D
D
D
D
D
D
D
D
D
PECL兼容差分信号
串行接口使用电压模式逻辑
（ VML ）驱动程序
自动选择1.8 -V HSTL或
SSTL_2 1级I / O带有片上50 Ω
在输出端子系列
能工作于2.5V单电源
供应
片伪随机位流
（ PRBS ）生成与验证
自检
IEEE 802.3标准管理数据输入/输出
（ MDIO ）接口
IEEE 1149.1 JTAG测试接口
热插拔保护
主流的250纳米CMOS技术
小尺寸19 × 19毫米289引脚PBGA
包
描述
该TLK3104SA是一个灵活的四通道串行背板收发器，可提供高速双向
点至点的数据传输，以提供高达全双工数据传输容量的10 Gbps 。该
TLK3104SA支持的串行数据速率从2.5 Gbps至3.125 Gbps的一个广泛的工作范围。主
应用本装置的是提供积木显影点至点的基带数据传输
在约50受控阻抗媒体
.
所述传输媒体可以是印刷电路板
痕迹，铜电缆或光纤光学介质。数据传输的最终速率和距离取决于
介质的衰减特性和噪声耦合到线路。
该TLK3104SA进行并行到串行的，串行 - 并行转换，并用于时钟提取功能
一个物理层接口。该TLK3104SA还提供了一个可选择的8位/ 10位（图8b / 10b）的编码/解码
功能。串行发送器和接收器被使用差分伪发射极耦合逻辑来实现
（ PECL ）兼容的信令称为电压模式逻辑（ VML） ，无需外部元件。
四个收发器在TLK3104SA可以被配置为四个单独的链接或同步
在一起作为一个单独的数据路径。该TLK3104SA同时支持32位数据通路， 4位控制， 10千兆
媒体独立接口（ XGMII ）和当前已提出的扩展的辅助单元接口（XAUI ）
IEEE 802.3ae支持万兆以太网专案组。图1示出了一个示例性系统方框图
使用TLK3104SA作为XGMII扩展子层（ XGXS ）设备上提供额外的跟踪距离
PCB板进行数据的交换结构和光收发模块之间传输。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
版权
2001年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
邮政信箱655303
达拉斯，德克萨斯州75265
1
TLK3104SA
QUAD 3.125 Gbps的串行收发器
SCAS651B-- 2000年8月 - 修订2001年9月
引脚分配
引脚输出
（ TOP VIEW ）
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
17
VDDQ
GND
RDB3
VDDQ
GND
RCB
VDDQ
GND
VREF
GND
VDDQ
RCC
GND
VDDQ
RDC3
GND
VDDQ
17
16
MFA
MFB
RDB2
RDB6
RDB9
TCB
TDB5
TDB8
VDDQ
TDC8
TDC5
TCC
RDC9
RDC6
RDC2
MFC
MFD
16
15
VDDQ
GND
RDB1
RDB5
RDB8
TDB2
TDB4
TDB7
TDC9
TDC7
TDC4
TDC2
RDC8
RDC5
RDC1
GND
VDDQ
15
14
RDA9
RDA8
RDB0
VDDQ
GND
TDB1
VDDQ
GND
VDDQ
GND
VDDQ
TDC1
GND
VDDQ
RDC0
RDD8
RDD9
14
13
RDA7
RDA6
RDA5
RDB4
RDB7
TDB0
TDB3
TDB6
TDB9
TDC6
TDC3
TDC0
RDC7
RDC4
RDD5
RDD6
RDD7
13
12
VDDQ
GND
RDA4
RDA3
RDA2
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
RDD2
RDD3
RDD4
GND
VDDQ
12
11
RCA
RDA1
RDA0
VDDQ
GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
GND
VDDQ
RDD0
RDD1
RCD
11
10
TCA
TDA9
TDA8
TDA7
TDA6
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
TDD6
TDD7
TDD8
TDD9
TCD
10
9
VDDQ
GND
TDA5
TDA4
TDA3
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
TDD3
TDD4
TDD5
GND
VDDQ
9
8
TDA2
TDA1
TDA0
VDDQ
GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
GND
VDDQ
TDD0
TDD1
TDD2
8
7
VDDA
GNDA
GNDA
VDD
GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
GND
VDD
GNDA
GNDA
VDDA
7
6
VDDA
RXAN
VDDA
TXAN
GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
T- GND
GND
TXDN
VDDA
RXDN
VDDA
6
5
VDDA
RXAP
VDDA
TXAP
GND
GNDA
GNDA
GND
GND
GND
GNDA
GNDA
GND
TXDP
VDDA
RXDP
VDDA
5
4
GNDA
GNDA
GNDA
VDD
VDD
TXBP
TXBn
VDD
VDD
VDD
TXCn
TXCP
VDD
VDD
GNDA
GNDA
GNDA
4
3
TCLK
TDI
LPENA
LPENB
GNDA
VDDA
VDDA
GND
RFCP
GND
VDDA
VDDA
GNDA
LPENC
LPEND
DVAD2
MDIO
3
2
TDO
TMS
CONFIG0
CONFIG1
GNDA
RXBP
RxBN
GND
RFCN
GND
RXCn
RXCP
GNDA
TESTEN
DVAD4
DVAD3
MDC
2
1
trstn
RSTn低电平有效
PSYNC SYNCEN
GNDA
VDDA
VDDA
VDD
PRBSEN
VDD
VDDA
VDDA
GNDA
CODE
DVAD0
DVAD1
启用
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
2
邮政信箱655303
达拉斯，德克萨斯州75265
TLK3104SA
QUAD 3.125 Gbps的串行收发器
SCAS651B-- 2000年8月 - 修订2001年9月
系统框图
TCA..D
TDA..D （ 0 ： 9 ） TX +
TX ±
TLK3104SA
苹果/
开关
FABRIC
XGMII
XGXS
RCA..D
RDA..D （0： 9）， RX +
RX ±
MDIO MDC
6”
20”
4
4
XAUI
4
4
RCA..D
CLK
RX + RDA..D （0 ：9）
RX ±
TLK3104SA
XGXS
TCA..D
TX + TDA..D （0 ：9）
TX ±
MDIO MDC
6”
MDIO MDC
3”
XGMII
DLKPC192
个
CLK
16
1:16
CDR /
解串器
16
16:1
TX MUX
E / O
O / E
管理
图1.系统框图（芯片到芯片实现）
图2示出了用于TLK3104SA的示例系统的框图用于提供10Gbps的以太网
物理编码子层粗波长分复用（如在IEEE802.3ae第48条规定）
（ CWDM ）光收发器
TCA..D
4
4
背板
TLK3104SA
苹果/
包
XGMII
处理器
TDA..D （ 0 ： 9 ） TX +
TX ±
TLK3104SA
个
RCA..D
4
4
RDA..D （0： 9）， RX +
RX ±
4
4
4
4
XAUI
CWDM
光学
图2.系统框图（ PCS试行）
邮政信箱655303
达拉斯，德克萨斯州75265
3
TLK3104SA
QUAD 3.125 Gbps的串行收发器
SCAS651B-- 2000年8月 - 修订2001年9月
系统框图（续）
图3示出了用于TLK3104SA的示例系统的框图用于提供系统底板
互连。
线卡
RCA..D
4
4
XAUI
TCA..D
4
4
TX + TDA..D （0 ：9）
TX ±
RX + RDA..D （0 ：9）
RX ±
TLK3104SA
XGMII
苹果/
包
处理器
成帧器/
个
PHY /
光学
系统
背板
4
4
XAUI
RCA..D
交换矩阵
RX + RDA..D （0 ：9）
RX ±
TLK3104SA
XGMII
TCA..D
4
4
TX + TDA..D （0 ：9）
TX ±
图3.系统框图（背板互连实现）
该TLK3104SA支持定义的IEEE802.3管理数据输入/输出（ MDIO ）接口，以允许
缓和在链路配置和状态监视。它目前不支持修改建议
在IEEE P802.3ae D2.0第45条的管理界面。
该TLK3104SA支持，便于电路板制造测试的IEEE 1149.1定义的JTAG测试端口。这也
支持自测试目的的综合性系列内置的测试，包括内部串行环回和
PRBS生成和验证。
该TLK3104SA采用单2.5 V电源供电，功耗小于3.0瓦。该器件封装
在一个19×19毫米， 289引脚塑料球栅阵列（ PBGA ）封装，其特征在于，操作从0℃至
70°C.
4
邮政信箱655303
达拉斯，德克萨斯州75265
TLK3104SA
QUAD 3.125 Gbps的串行收发器
SCAS651B-- 2000年8月 - 修订2001年9月
框图
下面的框图提供了TLK3104SA高水平的描述。供的详细图
各个信道，见个别信道的详细方框图。
RDA(0–9)
RCA
MFA
TDA(0–9)
TCA
RD0–9
TX +
RCLK
MODE / CODE
TX ±
MFA
通道A
RX +
TD0–9
RX ±
CHCLK
REFCLK
TXAP
TXAN
RXAP
RXAN
RDB(0–9)
RCB
MFB
TDB(0–9)
TCB
RD0–9
TX +
RCLK
MODE / CODE
TX ±
MFA
通道B
RX +
TD0–9
RX ±
CHCLK
REFCLK
TXBP
TXBn
RXBP
RxBN
RDC(0–9)
RCC
MFC
TDC(0–9)
TCC
RD0–9
TX +
RCLK
MODE / CODE
TX ±
MFA
通道C
RX +
TD0–9
RX ±
CHCLK
REFCLK
TXCP
TXCn
RXCP
RXCn
RDD(0–9)
RCD
MFD
TDD(0–9)
TCD
RD0–9
TX +
RCLK
MODE / CODE
TX ±
MFA
通道D
RX +
TD0–9
RX ±
CHCLK
REFCLK
TXDP
TXDN
RXDP
RXDN
TDI
TDO
TCK
TMS
trstn
PSYNC
RFCP / RFCN
JTAG
模式选择
MDI
CODE / MODE
MDIO / MDC
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2881677436 复制
