TLK2211
SLLS873B - 2008年5月 - 修订2008年7月
................................................................................................................................................................
www.ti.com
终端功能（续）
终奌站
名字
号
I / O
描述
接收字节时钟。 RBC0和RBC1被回收用于同步的10位时钟
在RD0 - RD9输出数据。这些时钟的操作是依赖于接收时钟模式
选择。
RBC0
RBC1
31
30
O
在半速率模式中， 10位输出数据字是有效的RBC0的上升沿和
RBC1 。这些时钟与同步检测配合调整，以半字边界。
时钟在数据调整总是扩大，从不slivered或截断。 RBC0
寄存器的字节1和3接收到的数据。 RBC1寄存器字节0和2接收到的数据。
在正常的速率模式下，只有RBC0是有效的并且工作在1/10的串行数据速率。数据
对准到上升沿。
RBCMODE
32
I
P / D
(1)
I
P / U
(2)
RBCMODE要低帮的正常运行。
同步功能使能。当SYNCEN为高时，内部同步功能
激活。当该功能被激活时，收发器检测到K28.5逗号字符
（ 0011111负开始视差）的串行数据流中，并重新排列在字节数据
边界如果需要的话。当SYNCEN为低电平时，串行输入数据成帧在RD0 - RD9 。
同步检测。该同步输出为高电平时的检测逗号模式
该串行数据路径。同步脉冲输出，只有当SYNCEN被激活（高电平） 。在
PRBS测试模式（ PRBSEN =高） ， SYNC / PASS输出的PRBS测试结果的状态
（高=通） 。
信号丢失。指示信号对高速差分输入RXP和RXN损失。
如果幅度RXP ， RXN > 150毫伏， LOS = 1 ，有效的输入信号
如果RXP ， RXN < 150 mV至>50毫伏的幅度， LOS是不确定的
如果幅度RXP - RXN < 50毫伏， LOS = 0时，信号的损失
环能。当LOOPEN为高电平（有效）时，内部环回路径被激活。该
发送的串行数据被直接路由到接收器的输入端。这提供了一种自检
能力与该协议的设备一起使用。该TXP和TXN输出在举行
环回测试期间的高阻抗状态。 LOOPEN是在标准操作保持低
国家与外部串行输出和积极投入。
测试时钟。 IEEE1149.1 （ JTAG ）
测试数据输入。 IEEE1149.1 （ JTAG ）
测试数据输出。 IEEE1149.1 （ JTAG ）
复位信号。 IEEE1149.1 （ JTAG ）
测试模式选择。 IEEE1149.1 （ JTAG ）
当该端子为低时，该装置用于IDDQ测试被禁用。 RD0 - RD9 ， RBCN ， TXP和
TXN是高阻抗。对任何输入上拉和下拉电阻被禁止。当
ENABLE为高电平时，该设备正常运行。
PRBS启用。当PRBSEN高， PRBS生成电路被使能。在PRBS
验证电路在接收侧也被使能。甲PRBS信号可以被供给到所述接收
输入和检查错误，报告由SYNC / PASS终端显示低一点。
制造测试终端
SYNCEN 。
24
SYNC / PASS
47
O
LOS
26
O
TEST
LOOPEN
19
I（ P / D）
TCK
JTDI
JTDO
JTRSTN
JTMS
启用
49
48
27
56
55
28
I
I（ P / D）
O
I
P / U
(2)
I
P / U
(2)
I
P / U
(2)
I
P / D
(1)
I
P / D
(1)
PRBSEN
TESTEN
动力
VDD
VDDA
VDDPLL
地
GNDA
16
17
5, 10, 20, 23,
29, 37, 42,
50, 63
53, 57, 59,
60
18
15, 51,58
供应
供应
供应
数字逻辑电源。提供电源的所有数字电路和数字I / O缓冲器。
模拟电源。 VDDA提供电源的高速模拟电路，接收器和发送器。
PLL电源。提供电源的PLL电路。此终端需要额外的滤波。
地面模拟地。 GNDA提供了高速模拟电路， RX和TX的一个理由。
(1)
(2)
4
P / D =内部下拉
P / U =内部上拉
提交文档反馈
产品文件夹链接（ S） ： TLK2211
2008 ，德州仪器
QQ：2880707522 复制
