【TLK1521500 Mbps至1.3 Gbps的收发器SLLS591A- 2003年10月 - 修】,IC型号TLK1521,TLK1521 PDF资料,TLK1521经销商,ic,电子元器件-51电子网

TLK1521

500 Mbps至1.3 Gbps的收发器

SLLS591A- 2003年10月 - 修订2004年1月

热插拔保护

0.5至1.3千兆比特每秒（Gbps）的

串行器/解串器

高性能64引脚HTQFP热

增强型封装（使用PowerPad ）

2.5 -V电源的低功耗

手术

可选的预加重的信号串行

产量

接口与背板，铜电缆，或

光学转换器

锁定指示和同步模式快速

初始化

18位并行总线的灵活的界面

应用

片上PLL提供时钟合成

从低速参考

接收器差分输入阈值

200mV的最小

额定工业温度范围

典型功耗： 288毫瓦1.3 Gbps的

非常适用于高速背板

互连和点至点的数据链接

被动的接收均衡器

TXD2

TXD1

TXD0

GNDA

DOUTTXP

DOUTTXN

GNDA

VDDA

PREEMPH

VDDA

DINRXP

DINRXN

GNDA

RXD0

TXD3

TXD4

TXD5

GND

TXD6

TXD7

GTX_CLK

TXD8

TXD9

TXD10

GND

TXD11

TXD12

TXD13

64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49

RXD1

RXD2

RXD3

RXD4

RXD5

RXD6

GND

RXD7

RX_CLK

RXD8

RXD9

RXD10

RXD11

RXD12

RXD13

GND

版权

2003至2004年，德州仪器

17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

使用PowerPad是德州仪器的商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

TXD14

GND

TXD15

TXD16

LOOPEN

TXD17

V DD

启用

SYNC

LOCKB

TESTEN

GND

RXD17

RXD16

RXD15

RXD14

邮政信箱655303

达拉斯，德克萨斯州75265

SLLS591A- 2003年10月 - 修订2004年1月

TLK1521

500 Mbps至1.3 Gbps的收发器

描述

该TLK1521是WizardLink家庭多千兆位收发器中的一个部件，用于使用在高速

双向点至点的数据传输系统。该TLK1521支持有效的串行接口

在500 Mbps至1.3 Gbps的速度，提供高达的数据带宽1.17 Gbps的。

该TLK1521的主要应用是提供高速I / O数据通道的点至点的基带

在约50受控阻抗媒体数据传输

传输介质可以是

印刷电路板，铜电缆或光纤电缆。数据传输的最大速率和距离是

依赖于介质和噪声耦合到环境中的衰减特性。

该TLK1521也可用于通过提供在减少更换并行数据传输体系结构

痕迹，连接器插针，并发射数/接收引脚。加载到发射机并行数据是

传送到接收器通过串行信道，它可以是一个同轴铜线电缆，受控阻抗

底板或光学链路。然后，数据被重建成其原始的并行格式。它提供了显著

功耗与成本过电流的解决方案，以及可扩展性，更高的数据速率的未来。

该TLK1521执行数据的并行到串行的，串行 - 并行转换和时钟提取功能

对于一个物理层接口设备。该串行收发器的接口工作在1.3 Gbps的最大速度。

发射机锁存18位并行数据时根据所提供的参考时钟（ GTX_CLK ）的速率。该

18位并行数据是通过用一个起始和一个停止位帧的18位数据在内部编码为20比特。该

得到的20位的字。然后在20倍的基准时钟（ GTX_CLK ）速率差动发送的。该

接收机部分对输入数据的串行 - 并行转换，同步将所得的20位

宽的并行数据，以恢复时钟（ RX_CLK ）。然后，从20位宽度的数据中提取18比特的数据

产生18位并行数据的接收数据引脚（ RXD0-17 ）。这导致了有效的数据的有效载荷

450 Mbps到1.17 Gbps的（ 18位数据X GTX_CLK频率）。

该TLK1521装在一个高性能，增强散热的64引脚HTQFP PowerPAD封装。利用

的PowerPAD封装不需要任何特殊的考虑除了要注意，将PowerPAD ，这

是在装置的底部有一个裸露管芯焊盘，是金属，热和电导体。强烈

建议TLK1521将PowerPAD焊接到电路板上的接地热地，由于

将PowerPAD还构成为TLK1521的主要电气接地连接。所有的AC性能

本数据表中的规格进行测量与焊接在测试板上使用PowerPad 。

该TLK1521提供了自我测试目的的内部回送能力。从串行串行数据是

直接传送到解串器，允许该协议的设备的功能性自检物理接口。

该TLK1521被设计成热插拔能力。一个片上上电复位电路保持RX_CLK低

则以并联侧输出信号引脚， DOUTTXP和DOUTTXN ，执政期间的高阻抗状态

了。

该TLK1521采用2.5 V电源。该I / O部分是3 -V的兼容。该TLK1521的特点是

操作温度范围为-40 ° C至85°C 。

邮政信箱655303

达拉斯，德克萨斯州75265

TLK1521

500 Mbps至1.3 Gbps的收发器

SLLS591A- 2003年10月 - 修订2004年1月

功能框图

LOOPEN

18-Bit

DOUTTXP

START / STOP

编码器

TD(017)

平行

串行

DOUTTXN

位

时钟

PREEMPH

倍增

时钟

合成

控制：

PLL ，偏见， RX，

位

时钟

GTX_CLK

TESTEN

启用

内插器和

时钟恢复

MUX

LOCKB

RX_CLK

回收

时钟

18-Bit

RD(017)

START / STOP

解码器

串行

并行

MUX

DINRXP

DINRXN

传输接口

发射器部分寄存器上GTX_CLK的上升沿有效传入18位宽的数据（ TXD [ 0时17 ]）。

然后，数据被成帧具有开始和停止位，串行化，并通过差动依次发送

高速I / O通道。时钟乘法器用的10倍的系数乘以基准时钟（ GTX_CLK ）

创建一个位时钟。这个内部比特时钟被馈送到并行到串行移位寄存器，它在发送数据

比特时钟提供的串行数据速率是20倍于基准时钟的上升沿和下降沿。

数据传输LSB （ D0 ）第一。

传输数据总线

发送总线接口接收18位宽的单端TTL并行数据在TXD [ ○点17分]引脚。数据

有效的GTX_CLK的上升沿。该GTX_CLK被用作字时钟。数据和时钟信号必须

正确对齐，如图1详细的定时信息中所用的中找到

TTL输入电

特征

表。

邮政信箱655303

达拉斯，德克萨斯州75265

SLLS591A- 2003年10月 - 修订2004年1月

TLK1521

500 Mbps至1.3 Gbps的收发器

GTX_CLK

TXDN

TSU

图1.发送时序波形

传输延迟

该TLK1521的数据传输的等待时间被定义为从初始的18位字的负载延迟到串行

第0位，传输延迟的传输被固定一旦建立了链路。然而，由于硅处理

变型和实施变量，如电源电压和温度，确切的延时略有不同。

图2示出发送的数据总线， GTX_CLK和串行发送引脚之间的时序关系。

发送20位字

DOUTTXP ，

DOUTTXN

TD器（Tx延迟）

TXD(017)

16位字，用于传输

GTX_CLK

图2.发送延迟

启动/停止取景逻辑

所有真实的串行接口需要编码的方法，以确保最小化转变密度，以使得接收

PLL具有的过渡，其中，以保持锁定到数据流中的最小数目。信号编码也

提供了一种机制用于接收器，以确定正确的反序列化的字节边界。该TLK1521

包装了一个起始位（ 1）和一个停止位（0）周围的18位数据的有效载荷，如图3.这是透明

给用户，作为TLK1521内部加成帧位的数据，使得用户可以读取和写入的实际

18位数据。

启动/停止帧逻辑（续）

停止启动

位

TD0

TD1

...

TD16 TD17

停止

位

开始

位

图3.串行输出数据流，启动和停止位

邮政信箱655303

达拉斯，德克萨斯州75265

TLK1521

500 Mbps至1.3 Gbps的收发器

SLLS591A- 2003年10月 - 修订2004年1月

并行到串行

并行到串行移位寄存器取入从帧逻辑复用的20位宽的数据字和

将其转换为串行数据流。移位寄存器的时钟频率上同时上升和下降的内部边缘

生成的位时钟，这是10倍GTX_CLK输入频率。的LSB （ TD0 ）首先作为传输

在网络连接gure 3所示。

高速数据输出

高速数据输出驱动器包括一个PECL兼容差分对，可以对一个优化的

特定的传输线阻抗和长度。该线可以直接耦合或交流耦合。见图11

图12为终端的详细信息。无需外部上拉或下拉电阻。

该TLK1521提供用于驱动损耗介质可选择的信号预加重的选择。当信号

预加重被使能，相同值的位的游程长度的第一个比特被驱动到一个较大输出摆幅，该

预补偿在有损介质，如铜电缆或打印信号的符号间干扰（ISI）

电路板迹线。

接收接口

接收机中的TLK1521的一部分接受20位的成帧差分串行数据。内插器和时钟

恢复电路锁定到数据流并提取位速率时钟。此恢复的时钟被用于重新定时

输入数据流。串行数据，然后通过查找开始对准到20位字边界/停止位

和18位的数据是在一个18位宽的并行总线同步到所提取的输出接收时钟。

接收数据总线

接收总线接口驱动18 -bit宽的单端TTL并行数据在RXD [ 0:17 ]引脚。数据是有效的

上RX_CLK的上升沿。在RX_CLK被用作恢复的字时钟。的数据信号和时钟信号

对齐，如图4的详细定时信息中所用的TTL输出切换中找到

特性表。

RX_CLK

RXDN

TSU

图4.接收时序波形

邮政信箱655303

达拉斯，德克萨斯州75265

TLK1521

500 Mbps至1.3 Gbps的收发器

SLLS591A- 2003年10月 - 修订2004年1月

热插拔保护

0.5至1.3千兆比特每秒（Gbps）的

串行器/解串器

高性能64引脚HTQFP热

增强型封装（使用PowerPad ）

2.5 -V电源的低功耗

手术

可选的预加重的信号串行

产量

接口与背板，铜电缆，或

光学转换器

锁定指示和同步模式快速

初始化

18位并行总线的灵活的界面

应用

片上PLL提供时钟合成

从低速参考

接收器差分输入阈值

200mV的最小

额定工业温度范围

典型功耗： 288毫瓦1.3 Gbps的

非常适用于高速背板

互连和点至点的数据链接

被动的接收均衡器

TXD2

TXD1

TXD0

GNDA

DOUTTXP

DOUTTXN

GNDA

VDDA

PREEMPH

VDDA

DINRXP

DINRXN

GNDA

RXD0

TXD3

TXD4

TXD5

GND

TXD6

TXD7

GTX_CLK

TXD8

TXD9

TXD10

GND

TXD11

TXD12

TXD13

64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49

RXD1

RXD2

RXD3

RXD4

RXD5

RXD6

GND

RXD7

RX_CLK

RXD8

RXD9

RXD10

RXD11

RXD12

RXD13

GND

版权

2003至2004年，德州仪器

17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

使用PowerPad是德州仪器的商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

TXD14

GND

TXD15

TXD16

LOOPEN

TXD17

V DD

启用

SYNC

LOCKB

TESTEN

GND

RXD17

RXD16

RXD15

RXD14

邮政信箱655303

达拉斯，德克萨斯州75265

SLLS591A- 2003年10月 - 修订2004年1月

TLK1521

500 Mbps至1.3 Gbps的收发器

描述

该TLK1521是WizardLink家庭多千兆位收发器中的一个部件，用于使用在高速

双向点至点的数据传输系统。该TLK1521支持有效的串行接口

在500 Mbps至1.3 Gbps的速度，提供高达的数据带宽1.17 Gbps的。

该TLK1521的主要应用是提供高速I / O数据通道的点至点的基带

在约50受控阻抗媒体数据传输

传输介质可以是

印刷电路板，铜电缆或光纤电缆。数据传输的最大速率和距离是

依赖于介质和噪声耦合到环境中的衰减特性。

该TLK1521也可用于通过提供在减少更换并行数据传输体系结构

痕迹，连接器插针，并发射数/接收引脚。加载到发射机并行数据是

传送到接收器通过串行信道，它可以是一个同轴铜线电缆，受控阻抗

底板或光学链路。然后，数据被重建成其原始的并行格式。它提供了显著

功耗与成本过电流的解决方案，以及可扩展性，更高的数据速率的未来。

该TLK1521执行数据的并行到串行的，串行 - 并行转换和时钟提取功能

对于一个物理层接口设备。该串行收发器的接口工作在1.3 Gbps的最大速度。

发射机锁存18位并行数据时根据所提供的参考时钟（ GTX_CLK ）的速率。该

18位并行数据是通过用一个起始和一个停止位帧的18位数据在内部编码为20比特。该

得到的20位的字。然后在20倍的基准时钟（ GTX_CLK ）速率差动发送的。该

接收机部分对输入数据的串行 - 并行转换，同步将所得的20位

宽的并行数据，以恢复时钟（ RX_CLK ）。然后，从20位宽度的数据中提取18比特的数据

产生18位并行数据的接收数据引脚（ RXD0-17 ）。这导致了有效的数据的有效载荷

450 Mbps到1.17 Gbps的（ 18位数据X GTX_CLK频率）。

该TLK1521装在一个高性能，增强散热的64引脚HTQFP PowerPAD封装。利用

的PowerPAD封装不需要任何特殊的考虑除了要注意，将PowerPAD ，这

是在装置的底部有一个裸露管芯焊盘，是金属，热和电导体。强烈

建议TLK1521将PowerPAD焊接到电路板上的接地热地，由于

将PowerPAD还构成为TLK1521的主要电气接地连接。所有的AC性能

本数据表中的规格进行测量与焊接在测试板上使用PowerPad 。

该TLK1521提供了自我测试目的的内部回送能力。从串行串行数据是

直接传送到解串器，允许该协议的设备的功能性自检物理接口。

该TLK1521被设计成热插拔能力。一个片上上电复位电路保持RX_CLK低

则以并联侧输出信号引脚， DOUTTXP和DOUTTXN ，执政期间的高阻抗状态

了。

该TLK1521采用2.5 V电源。该I / O部分是3 -V的兼容。该TLK1521的特点是

操作温度范围为-40 ° C至85°C 。

邮政信箱655303

达拉斯，德克萨斯州75265

TLK1521

500 Mbps至1.3 Gbps的收发器

SLLS591A- 2003年10月 - 修订2004年1月

功能框图

LOOPEN

18-Bit

DOUTTXP

START / STOP

编码器

TD(017)

平行

串行

DOUTTXN

位

时钟

PREEMPH

倍增

时钟

合成

控制：

PLL ，偏见， RX，

位

时钟

GTX_CLK

TESTEN

启用

内插器和

时钟恢复

MUX

LOCKB

RX_CLK

回收

时钟

18-Bit

RD(017)

START / STOP

解码器

串行

并行

MUX

DINRXP

DINRXN

传输接口

发射器部分寄存器上GTX_CLK的上升沿有效传入18位宽的数据（ TXD [ 0时17 ]）。

然后，数据被成帧具有开始和停止位，串行化，并通过差动依次发送

高速I / O通道。时钟乘法器用的10倍的系数乘以基准时钟（ GTX_CLK ）

创建一个位时钟。这个内部比特时钟被馈送到并行到串行移位寄存器，它在发送数据

比特时钟提供的串行数据速率是20倍于基准时钟的上升沿和下降沿。

数据传输LSB （ D0 ）第一。

传输数据总线

发送总线接口接收18位宽的单端TTL并行数据在TXD [ ○点17分]引脚。数据

有效的GTX_CLK的上升沿。该GTX_CLK被用作字时钟。数据和时钟信号必须

正确对齐，如图1详细的定时信息中所用的中找到

TTL输入电

特征

表。

邮政信箱655303

达拉斯，德克萨斯州75265

SLLS591A- 2003年10月 - 修订2004年1月

TLK1521

500 Mbps至1.3 Gbps的收发器

GTX_CLK

TXDN

TSU

图1.发送时序波形

传输延迟

该TLK1521的数据传输的等待时间被定义为从初始的18位字的负载延迟到串行

第0位，传输延迟的传输被固定一旦建立了链路。然而，由于硅处理

变型和实施变量，如电源电压和温度，确切的延时略有不同。

图2示出发送的数据总线， GTX_CLK和串行发送引脚之间的时序关系。

发送20位字

DOUTTXP ，

DOUTTXN

TD器（Tx延迟）

TXD(017)

16位字，用于传输

GTX_CLK

图2.发送延迟

启动/停止取景逻辑

所有真实的串行接口需要编码的方法，以确保最小化转变密度，以使得接收

PLL具有的过渡，其中，以保持锁定到数据流中的最小数目。信号编码也

提供了一种机制用于接收器，以确定正确的反序列化的字节边界。该TLK1521

包装了一个起始位（ 1）和一个停止位（0）周围的18位数据的有效载荷，如图3.这是透明

给用户，作为TLK1521内部加成帧位的数据，使得用户可以读取和写入的实际

18位数据。

启动/停止帧逻辑（续）

停止启动

位

TD0

TD1

...

TD16 TD17

停止

位

开始

位

图3.串行输出数据流，启动和停止位

邮政信箱655303

达拉斯，德克萨斯州75265

TLK1521

500 Mbps至1.3 Gbps的收发器

SLLS591A- 2003年10月 - 修订2004年1月

并行到串行

并行到串行移位寄存器取入从帧逻辑复用的20位宽的数据字和

将其转换为串行数据流。移位寄存器的时钟频率上同时上升和下降的内部边缘

生成的位时钟，这是10倍GTX_CLK输入频率。的LSB （ TD0 ）首先作为传输

在网络连接gure 3所示。

高速数据输出

高速数据输出驱动器包括一个PECL兼容差分对，可以对一个优化的

特定的传输线阻抗和长度。该线可以直接耦合或交流耦合。见图11

图12为终端的详细信息。无需外部上拉或下拉电阻。

该TLK1521提供用于驱动损耗介质可选择的信号预加重的选择。当信号

预加重被使能，相同值的位的游程长度的第一个比特被驱动到一个较大输出摆幅，该

预补偿在有损介质，如铜电缆或打印信号的符号间干扰（ISI）

电路板迹线。

接收接口

接收机中的TLK1521的一部分接受20位的成帧差分串行数据。内插器和时钟

恢复电路锁定到数据流并提取位速率时钟。此恢复的时钟被用于重新定时

输入数据流。串行数据，然后通过查找开始对准到20位字边界/停止位

和18位的数据是在一个18位宽的并行总线同步到所提取的输出接收时钟。

接收数据总线

接收总线接口驱动18 -bit宽的单端TTL并行数据在RXD [ 0:17 ]引脚。数据是有效的

上RX_CLK的上升沿。在RX_CLK被用作恢复的字时钟。的数据信号和时钟信号

对齐，如图4的详细定时信息中所用的TTL输出切换中找到

特性表。

RX_CLK

RXDN

TSU

图4.接收时序波形

邮政信箱655303

达拉斯，德克萨斯州75265