TLFD500PN
3.3 V集成的G.lite模拟前端
SLAS207B - 1999年6月 - 修订2000年5月
D
D
D
D
D
D
D
D
D
符合ITU G.992.2标准
14位集成的A / D和D / A转换器
1.104 Msps的更新速率为RX通道
276 ksps的更新速率TX通道
最低50分贝缺少音调抑制的
DMT信号
集成的TX / RX滤波器
集成数字锁相环（ DPLL ）
和VCXO DAC
集成的均衡器，用于接收通道
集成PGA的接收，在PAA
发送通道
D
D
D
D
D
D
D
D
直接单个串行接口以TI公司的C54x或
C6X DSP （数据和控制）
八个通用I / O引脚
软件和硬件掉电
模式
工业温度范围
（ -40 ° C至85°C ）
集成的辅助放大器系统
灵活性
3.3 V单电源
80引脚LQFP （ PN ）封装
二进制补码数据格式
描述
该TLFD500PN是用于远程终端侧的ADSL调制解调器的G.lite一个高速的模拟前端。该装置
被设计来执行发射编码（ D / A转换） ，接收解码（ A / D转换），发送和
接收滤波的功能，并接收均衡器的功能为一个频分复用（FDM）的G.lite
应用程序。该接收信道具有1.104 Msps的更新速率，而传输信道有一个更新
率276 ksps的。两个通道均使用二进制补码的数据格式。
当在一个G.lite的系统所使用的， TLFD500PN需要的外部元件的最小数量。该
器件集成了集成滤波，数字锁相环，压控DAC（采用二进制补码数据格式）和8
通用I / O端口。通用I / O端口提供读或写的状态位中的装置
该系统。在芯片上四个辅助放大器可以被配置（外部元件可能需要）到
提供额外的内建的滤波和放大。
对于在数字端的数据传输简单的串行接口减少了系统元件数量。接口
可以直接连接至DSP的TI C6X和C54x的家庭。
该TLFD500PN器件采用80引脚PN LQFP封装。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2000年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
TLFD500PN
3.3 V集成的G.lite模拟前端
SLAS207B - 1999年6月 - 修订2000年5月
PN包装
（ TOP VIEW ）
60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41
AMP4OUTP
AMP4OUTM
NC
AMP3OUTP
AMP3INM
AMP3INP
AMP3OUTM
AVDD_RX
AVSS_RX
RxINP
RxINM
HPF2OUTP
HPF2INM
HPF2INP
HPF2OUTM
HPF1OUTP
HPF1INM
HPF1INP
HPF1OUTM
VSS
AMP4INM
AMP4INP
NC
DVSS_RX
DVSS_RX
DVSS_RX
DVSS_RX
NC
DVSS_RX
DVDD_RX
VMID_RX
AVSS_RX
AVDD_RX
AVDD_REF
REFP
REFM
AVSS_REF
RXBANDGAP
PLLSEL
DVSS
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
1
2 3
4 5
6
40
39
38
37
36
35
34
33
32
31
30
29
27
27
26
25
24
23
22
21
7 8 9 10 11 12 13 14 15 16 17 18 19 20
TLFD500PN
DVSS
DVDD
RESET
MCLKIN / PLLCLKIN
NC
DGPO
DVSS
DVSS_IO
DVDD_IO
DVDD
GPIO7
GPIO6
GPIO5
GPIO4
GPIO3
GPIO2
GPIO1
GPIO0
FSX
FSR
NC =无连接
2
AMP2OUTM
AMP2INP
AMP2INM
AMP2OUTP
txOutP
txOutM
AVDD_TX
AVSS_TX
AMP1OUTP
AMP1INM
AMP1INP
AMP1OUTM
VCXOCNTL
TXBANDGAP
COMPDAC2
COMPDAC1
PWRDN
SDX
SCLK
SDR
邮政信箱655303
达拉斯，德克萨斯州75265
TLFD500PN
3.3 V集成的G.lite模拟前端
SLAS207B - 1999年6月 - 修订2000年5月
功能框图
30 kHz至138 kHz的
276
kSPS时
30千赫
数字
HPF
138千赫
数字
LPF
0至-24分贝
（ 1分贝/步）
TX PAA
PAA
TXOUTP /
txOutM
14位
4.416 MSPS
TX
DAC
138千赫
TX
LPF
FSR
FSX
SDR
SDX
SCLK
串行
接口
和
控制
数字环回
14位
4.416 MSPS
ADC
0至9分贝
（0.25分贝/步）
RX PGA3
PGA
类似物
环回
552千赫
均衡器+
RX LPF
552千赫
RX
LPF
RXINP /
RxINM
见注
1104
kSPS时
内部时钟
0为18 dB
（6分贝/步）
RX PGA2
PGA
180千赫
HPF2
0 12分贝
（3分贝/步）
RX PGA1
PGA
HPF2OUTP/
HPF2OUTM
HPF2INP/
HPF2INM
见注
时钟
发电机
180千赫
HPF1
HPF1OUTP/
HPF1OUTM
HPF1INP/
HPF1INM
AMPOUTP /
AMPOUTM
AMPINP /
AMPINM
VCXO
DAC
DPLL
国内
参考
一般
通用I / O
AUX安培（ 4 ）
VCXOCNTL
MCLKIN
MCLKIN
VMID_RX
GPI00–GPI07
外
振荡器
35.328兆赫
REFP
REFM
TXBANDGAP /
RXBANDGAP
外
VCXO
35.328兆赫
注：请参考图17的应用程序的详细信息。
邮政信箱655303
达拉斯，德克萨斯州75265
3
TLFD500PN
3.3 V集成的G.lite模拟前端
SLAS207B - 1999年6月 - 修订2000年5月
终端功能
终奌站
名字
AMP1INP- AMP4INP
AMP1INM- AMP4INM
AMP1OUTP- AMP2OUTP
AMP3OUTP- AMP4OUTP
AMP1OUTM- AMP2OUTM
AMP3OUTM- AMP4OUTM
AVDD_REF
AVDD_RX
AVDD_TX
AVSS_REF
AVSS_RX
AVSS_TX
COMPDAC1
COMPDAC2
DGPO
号
11,2,66,59
10,3,65,60
9,4
64, 61
12,1
67,62
47
48,68
7
44
49,69
8
16
15
35
I / O
I
I
O
O
O
O
I
I
I
I
I
I
I
I
O
辅助放大器1-4正输入端
辅助放大器1-4负输入端
辅助放大器1-2正输出。输出是自偏置到AVDD_TX / 2 。
辅助放大器3-4正输出。输出是自偏置到AVDD_RX / 2 。
辅助放大器1-2负输出。输出是自偏置到AVDD_TX / 2 。
辅助放大器3-4负输出。输出是自偏置到AVDD_RX / 2 。
模拟电源参考电路
RX通道模拟电源
TX通道模拟电源
模拟电源回路，以供参考（模拟地）
RX通道模拟电源回路（模拟地）
TX通道模拟电源回路（模拟地）
TX通道去耦电容输入A.添加1
F
电容AVDD_TX
TX通道去耦电容输入B.添加1
F
电容AVDD_TX
直接通用输出。该引脚反映写入DGPO位的最后一个值
位置在SDR中的数据流。它是一个通用输出，不需要一
二次转印到控制。
数字电源
数字I / O缓冲器电源
RX通道数字电源
数字地
数字I / O缓冲器电源回路（数字地）
RX通道数字电源回路（数字地）
串口帧同步信号发射
串口帧同步信号接收
通用I / O
RX通道第1阶段的放大器正输入端。输入信号必须具有AVDD_RX / 2
共模电压。
RX通道第1阶段的放大器负输入端。输入信号必须具有AVDD_RX / 2
共模电压。
RX通道第2阶段的积极投入。输入信号需要有AVDD_RX / 2共模
电压。
RX通道第2阶段的负输入端。输入信号需要有AVDD_RX / 2共模
电压。
RX通道第1阶段的放大器正输出。用于连接外部组件来获得
阶段1 HPF 。
RX通道第1阶段的放大器负输出。用于外部元件连接到
获得第1阶段HPF 。
RX通道第二阶段正输出。输出信号具有AVDD_RX / 2共模电压。
RX通道第二阶段负输出。输出信号具有AVDD_RX / 2共模电压。
复用引脚基于PLLSEL的价值。选择主时钟输入或时钟输入PLL
模式。
描述
DVDD
DVDD_IO
DVDD_RX
DVSS
DVSS_IO
DVSS_RX
FSX
FSR
GPIO0–GPIO7
HPF1INP
HPF1INM
HPF2INP
HPF2INM
HPF1OUTP
HPF1OUTM
HPF2OUTP
HPF2OUTM
MCLKIN / PLLCLKIN
31,39
32
51
34,40,41
33
52,54,55,
56,57
22
21
23–30
78
77
74
73
76
79
72
75
37
I
I
I
I
I
I
O
O
I / O
I
I
I
I
O
O
O
O
I
4
邮政信箱655303
达拉斯，德克萨斯州75265
TLFD500PN
3.3 V集成的G.lite模拟前端
SLAS207B - 1999年6月 - 修订2000年5月
终端功能（续）
终奌站
名字
NC
PLLSEL
PWRDN
REFM
号
36,53, 58,
63
42
17
45
I
I
O
I / O
无连接。保持浮动。
VCXO的模式和数字锁相环模式之间进行选择。如果该引脚接高电平PLL模式被选中。
引脚应接低VCXO模式。不能悬空。
掉电引脚。当PWRDN被拉低，器件进入掉电模式。该
该引脚的默认状态为低电平。
负参考过滤器节点。提供了一种用于在内部的低通滤波处理，该端子
带隙基准。最佳的陶瓷电容值为10
F
（钽）和0.1
F
（陶瓷） ，连接到模拟地。在这个终端额定直流电压为0.5 V.
正参考过滤器节点。提供了一种用于在内部的低通滤波处理，该端子
带隙基准。最佳的陶瓷电容值为10
F
（钽） 0.1
F
（陶瓷） ，连接到模拟地。在这个终端的额定直流电压是2.5V。
器件复位输入引脚。初始化所有设备的内部寄存器设置为默认值。
该引脚的默认状态为低电平。
RX通道带隙过滤器节点。提供了一种用于在1.5 -V的去耦该端子
带隙基准。最佳的电容值为10
F
（钽）和0.1
F
（陶瓷） 。
该节点不应该被用作电压源。
RX通道3阶段积极投入。输入是自偏压在AVDD_RX / 2 。
RX通道第3阶段的负输入端。输入是自偏压在AVDD_RX / 2 。
串行端口移位时钟（发送和接收）
从DSP的串行数据接收
串行数据传送给DSP的
TX通道带隙过滤器节点。提供了一种用于在1.5 -V的去耦该端子
带隙基准。最佳的电容值为10
F
（钽）和0.1
F
（陶瓷） 。
该节点不应该被用作电压源。
TX通道正输出
TX通道负输出
DAC输出控制板载VCXO
去耦Vmid下的ADC。添加10
F
（钽）和0.1
F
（陶瓷）电容器模拟
地面上。
基材。连接到模拟地。
描述
REFP
46
O
RESET
RXBANDGAP
38
43
I
O
RxINP
RxINM
SCLK
SDR
SDX
TXBANDGAP
70
71
19
20
18
14
I
I
O
I
O
O
txOutP
txOutM
VCXOCNTL
VMID_RX
VSS
5
6
13
50
80
O
O
O
I / O
I
详细说明
发送
传输信道是由一个高性能的DAC供电。发送通道更新率是276千赫。
该DAC是一款14位DAC为4.416兆赫。这提供了16X过采样。带通滤波器限制了输出
发射机到30千赫至138千赫的频率范围内的。差分放大器驱动输出入
外部线路驱动器。差分放大器具有可编程衰减以增加灵活性。发射器
高通滤波器可以通过写入适当的位到滤波器旁路控制寄存器（ BCR）的旁路。
DAC的输出光谱符合不重叠的功率谱密度（PSD）掩码
在ITU建议草案G.992.2的G.lite的规定。
该TXPAA是可编程衰减放大器。它提供0 dB至衰减IN1 - dB步进24分贝。该
TXPAA经由PAA控制寄存器（ PCR）的控制。关于寄存器编程的详细信息请参见寄存器
编程部分。
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
