【TLC1542I ， TLC1542M ， TLC1542Q,,TLC1542C ， TLC1543】,IC型号TLC1543QDBR,TLC1543QDBR PDF资料,TLC1543QDBR经销商,ic,电子元器件-51电子网

TLC1542I ， TLC1542M ， TLC1542Q

TLC1542C ， TLC1543C ， TLC1543I ， TLC1543Q

www.ti.com

SLAS052G - 1992年3月 - 修订2006年1月

10位模拟数字转换器

带串行控制和11个模拟输入

特点

10位分辨率的A / D转换器

11模拟输入通道

三内建自测试模式

固有的采样和保持功能

总非调整误差：

±1LSB

最大

片内系统时钟

最终的-转换（ EOC ）输出

终端的兼容TLC542

CMOS技术

DB ， DW ，J或N包装

（ TOP VIEW ）

描述

该TLC1542C ， TLC1542I ， TLC1542M ， TLC1542Q ，

TLC1543C ， TLC1543I和TLC1543Q是CMOS

10位开关电容逐次逼近

模拟 - 数字转换器。这些器件具有

三个输入和一个3态输出[片选（ CS ）

输入输出时钟（ I / O CLOCK ），地址输入

（地址）和数据输出（ DATA OUT ） ]为

提供一个直接的4线接口的串行端口

主处理器。这些器件可以进行高速数据

需要从主机。

除了高速的A / D转换器和

多才多艺的控制能力，这些设备有

片上14通道多路转换器，可以选择任何

1的11个模拟输入或3的内部中的任何一个

自测试电压。采样和保持功能是

自动的。在A / D转换结束时，将

最终的转换（ EOC ）输出变为高

表明转换完成。该转换器

在设备整合功能差

高阻抗基准输入的便利

比率转换，缩放和隔离

模拟电路从逻辑和电源噪声。一

开关电容

设计

允许

低错误

转换在整个工作自由空气

温度范围。

GND

EOC

I / O时钟

地址

数据输出

REF +

参考=

A10

FK或Fn包装

（ TOP VIEW ）

3 2 1 20 19

9 10 11 12 13

VCC

EOC

I / O时钟

地址

数据输出

REF +

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

GND

A10

参考=

TLC1542I ， TLC1542M ， TLC1542Q

TLC1542C ， TLC1543C ， TLC1543I ， TLC1543Q

www.ti.com

SLAS052G - 1992年3月 - 修订2006年1月

这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉

储存或搬运过程中，以防止对静电损坏MOS大门。

可选项

包

小

概要

（ dB）的

TLC1543CDB

TLC1543IDB

TLC1543QDB

小尺寸

（ DW ）

TLC1542CDW

TLC1543CDW

TLC1542IDW

TLC1543IDW

TLC1543QDW

芯片载体

（ FN）的

TLC1542CFN

TLC1543CFN

TLC1542IFN

TLC1543IFN

TLC1542QFN

TLC1543QFN

TLC1542MFK

TLC1542MJ

塑料DIP

(N)

TLC1542CN

TLC1543CN

TLC1542IN

TLC1543IN

芯片载体

（ FK ）

陶瓷DIP

(J)

0 ° C至70℃

-40 ° C至85°C

-40°C至125°C

-55 ° C至125°C

功能框图

REF +

A10

14-Channel

类似物

多路复用器

样品

HOLD

10-Bit

模拟 - 数字

变流器

（开关电容器）

参考=

输入地址

产量

数据

10 ：1的数据

选择和

司机

16个数据

OUT

自检

参考

地址

系统时钟

控制逻辑

和I / O

计数器

EOC

I / O时钟

典型等效输入量

采样模式在输入过程中短路阻抗

1千欧（典型值）

A0 A10

= 60 pF的典型

（等效输入

电容）

HOLD模式在输入过程中短路阻抗

A0 A10

5 MΩ TYP

提交文档反馈

TLC1542I ， TLC1542M ， TLC1542Q

TLC1542C ， TLC1543C ， TLC1543I ， TLC1543Q

www.ti.com

SLAS052G - 1992年3月 - 修订2006年1月

终端功能

终奌站

名字

地址

号

I / O

描述

串行地址输入。一个4位串行地址选择所希望的模拟输入或测试电压即是

接下来的转换。地址数据呈现的MSB第一和转移中的前四个上升

I / O的时钟边沿。后的4个地址位已被读出到地址寄存器，该输入是

忽略了当前的转换期的剩余期限。

模拟信号输入。的11个模拟输入被施加到这些端子，并且在内部

复用。驱动源阻抗应小于或等于1千欧。

片选。在此输入的高电平到低电平的跳变复位内部计数器和控制，使

一个最大的设置时间内DATA OUT ，地址，以及I / O时钟加的两个下降沿

内部系统时钟。由低到高的转变禁用设置中地址和I / O时钟

时间加上内部系统时钟的两个下降沿。

三态串行输出的A / D转换结果。该输出是在高阻抗状态

当CS为高电平，积极当CS为低电平。用有效的芯片选择， DATA OUT被从取出

高阻抗状态，并且被驱动到对应于先前的MSB值的逻辑电平

转换结果。的I / O CLOCK的下一个下降沿驱动该输出的逻辑电平

对应于下一个最显著位，剩余的位向右移出以便与LSB的

出现在I / O CLOCK的第九个下降沿。在I / O时钟，数据第十下降沿

输出被驱动到低逻辑电平，使得超过10个时钟的串行接口的数据传输

生产零的未使用的LSB 。

转换结束。这个输出会从高到低逻辑电平上的第十的后缘

I / O CLOCK并保持低电平直到转换完成和数据准备转移。

接地回路终端的内部电路。除非另有说明，所有的电压测量

是相对于该端子。

输入/输出时钟。此终端接收串行I / O时钟输入，并执行以下四个

功能：1）它提供时钟的四个输入地址位在地址寄存器中的第一个4上升沿

的I / O CLOCK与之后的第四个上升沿可复用的地址。 2 ）在第四

掉落的I / O时钟边沿，所选择的多路输入的模拟输入电压开始充电

电容器阵列，并继续这样做，直到I / O CLOCK的第十下降沿。 3）移动的

列于数据从先前的转换数据的其余9位。 4）传输的控制

转换到在第十时钟的下降沿的内部状态控制。

上基准电压值（ V标称

）被施加到该端子。最大输入

电压范围被施加到该端子和所述电压之间的差来确定

电压施加到REF-终端。

下基准电压值（标称地）被施加到该端子。

正电源电压

A0-A10

1-9, 11, 12

数据输出

EOC

GND

I / O时钟

REF +

REF-

详细说明

随着芯片选择（ CS ）无效（高），地址和I / O时钟输入初始状态是禁止和DATA OUT

处于高阻抗状态。当串行接口使CS有效（低电平）时，转换序列开始

与I / O CLOCK和ADDRESS和消除数据的输出从高阻抗状态的实现。

串行接口则提供了4位通道地址，地址和I / O CLOCK序列I / O

CLOCK 。在这种转变中，串行接口还接收来自数据输出之前的转换结果。

的I / O时钟接收一个输入序列，该序列是10至16个时钟周期长从主机串行接口。该

第一四个I / O时钟装入地址寄存器与地址的4位地址，则选择所需的模拟

信道，并且接下来的6个时钟提供采样模拟输入的控制时序。

有六个基本串行接口定时模式，可以与该设备一起使用。这些模式确定

通过I / O CLOCK和CS的操作速度，如表1中。这些模式包括：（1）快速模式与

10时钟传送和转换周期之间CS无效（高），（ 2 ）快速模式下10小时转移

和CS有效（低电平）连续地，（3）快速模式下使用11至16时钟转移和CS无效（高）

转换周期之间，（4）一种快速模式与16时钟转移和CS有效（低电平）连续，（5）一个慢

有11至16个时钟传送和转换周期之间CS无效（高），和（ 6 ）慢速模式模式

用16个时钟传输和CS有效（低电平）持续。

提交文档反馈

TLC1542I ， TLC1542M ， TLC1542Q

TLC1542C ， TLC1543C ， TLC1543I ， TLC1543Q

www.ti.com

SLAS052G - 1992年3月 - 修订2006年1月

前一次转换的MSB出现在DATA OUT在CS的下降沿模式1 ，模式3和

方式5中，对EOC的上升沿在模式2和模式4中，并按照第十六时钟的下降沿

模式六，其余九位被移出上的I / O CLOCK下九下降沿。十位的数据

被发送到通过DATA OUT主机的串行接口。所用的串行时钟脉冲的数量也

取决于操作模式，但需要转换到开始至少10个时钟脉冲。上

第十时钟下降沿， EOC输出变低，并返回到高逻辑电平，当转换

完成，结果可以由主机读出。此外，在第十个时钟下降沿，内部逻辑发生

数据输出低，以确保剩余的比特的值是零，当在I / O时钟传送多于10

钟长。

表1列出了操作模式相对于CS， I / O的串行传送时钟数的状态下

可以被使用，并且定时边缘上先前转换的MSB出现在输出端。

表1模式操作

模式

模式1

快捷方式

模式2

模式3

模式4

SLOW模式

(1)

(2)

(3)

模式5

MODE 6

高转换周期之间

持续低

高转换周期之间

持续低

高转换周期之间

持续低

NO 。 1 / O CLOCK

11至16

(2)

(3)

MSB AT DATA OUT

(1)

CS下降沿

EOC上升沿

CS下降沿

EOC上升沿

CS下降沿

第16个时钟下降沿

定时

图

图9

图10

图11

图12

图13

图14

这些边缘也开始串行接口通信。

不超过16个时钟应该被使用。

快捷方式

该装置是在快速模式时，串行I / O时钟的数据传送完成时，转换之前

完成。用一个10时钟串行传送，该设备可以在快速模式下仅运行，因为一个转换不

开始，直到第十I / O时钟的下降沿。

模式1 ：快速模式， CS无效（高）转换周期之间， 10小时转移

在这种模式下， CS为串行I / O时钟之间的传输无效（高），每个传输10个时钟长。该

CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。上升沿

CS的端部通过在指定的延迟时间之内输出返回数据到高阻抗状态的序列。

另外， CS的上升沿禁用一个建立时间加上两个所指的I / O CLOCK和ADDRESS端子

内部系统时钟的边沿。

模式2：快速模式， CS有效（低电平）不断， 10小时转移

在这种模式下， CS为串行I / O时钟传送之间有效（低），每个传输10个时钟长。后

最初的转换周期， CS保持有效（低电平）进行后续的转换; EOC的上升沿，然后

通过从低逻辑电平去除DATA OUT ，从而使先前的MSB开始的每个序列

转换到立即出现在这个输出。

模式3 ：快速模式， CS无效（高）转换周期之间， 11至16小时

转让

在这种模式中， CS为串行I / O时钟传输之间无效（高），并且每个传输可以是11到16个时钟

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O CLOCK和ADDRESS端子

加上两个属于内部系统时钟的边沿。

提交文档反馈

TLC1542I ， TLC1542M ， TLC1542Q

TLC1542C ， TLC1543C ， TLC1543I ， TLC1543Q

www.ti.com

SLAS052G - 1992年3月 - 修订2006年1月

模式4：快速模式， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低电平）进行后续的转换;的上升沿

EOC然后通过从低逻辑电平去除DATA OUT ，允许的最高有效位开始的每个序列

前一次转换马上出现在这个输出。

SLOW模式

在低速模式下，转换为串行I / O时钟数据传送结束之前完成。慢

模式最少需要11个时钟的传输到I / O的时钟，和第十一时钟的上升沿必须

发生转换期结束前;否则，该设备失去与主机的串行同步

接口和CS必须被切换到初始化系统。在I / O CLOCK的第十一个上升沿绝

发生在9.5

第十后我/ O时钟下降沿。

模式五：低速模式下， CS无效（高）转换周期之间， 11至16小时

转让

在这种模式中， CS为串行I / O时钟转移和各传送可以是11到16个时钟之间无效（高）

长。 CS的下降沿通过从高阻抗状态除去DATA OUT开始的序列。该

CS的上升沿通过在指定的输出数据返回到高阻抗状态结束该序列

延迟时间。另外， CS的上升沿禁用一个建立时间内的I / O CLOCK和ADDRESS端子

加上两个属于内部系统时钟的边沿。

MODE 6 ：低速模式下， CS有效（低电平）不断， 16小时转移

在这种模式下， CS为串行I / O时钟传输，每个传输必须是正好16个时钟之间有效（低电平）

长。初始转换周期结束后， CS保持有效（低）于以后的转换。的下降沿

第十六个I / O CLOCK然后从低状态删除数据输出，允许开始每个序列

前一次转换的MSB立即出现在DATA OUT 。该设备然后准备进行下一次

通过串行接口启动的16个时钟传送。

地址位

对于在下一个转换周期中的4位的模拟信道选择地址被呈现给地址端子

（ MSB在前），并移入地址寄存器上的I / O CLOCK的前四个前缘。此地址

选择的14个输入（ 11路模拟输入或三个内部测试输入）之一。

模拟输入和测试模块

的11个模拟输入和三个内部测试输入通过按照14通道多路转换器选定的

在表2和3的输入端多路转换器示出的输入地址作为是一个突破前先型，以减少

输入 - 输入噪声注入，频道切换造成。

模拟输入的采样开始的第四个的I / O时钟的下降沿，并取样持续6

I / O时钟周期。将样品保持在第十的I / O时钟的下降沿。这三个测试输入是

加到多路转换器，采样，并转换成以相同的方式作为外部模拟输入。

提交文档反馈