【TL16C754B具有64字节FIFO的UART QUADSLLS397A - 1999年11月 -】,IC型号TL16C754BPNR,TL16C754BPNR PDF资料,TL16C754BPNR经销商,ic,电子元器件-51电子网

TL16C754B

具有64字节FIFO的UART QUAD

SLLS397A - 1999年11月 - 修订2004年6月

ST16C654引脚兼容其他

增强

支持高达24 MHz的晶振输入时钟

（ 1.5 Mbps）的

最多支持48 - MHz振荡器输入

时钟（ 3 Mbps）的5 -V操作

支持高达32 MHz振荡器输入

时钟（ 2 Mbps）的3.3 -V操作

64字节的发送FIFO

64字节的接收FIFO ，错误FL AGS

可编程的，可选的发送和

收到DMA FIFO触发水平和

中断产生

可编程的接收FIFO触发电平

软件/硬件流控制

软件/硬件溢流控制

- 可编程XON / XOFF字符

- 可编程的自动RTS和自动CTS

可选的数据流继续通过X开任何

性格

DMA信令功能为两个

接收和发送数据

支持3.3 V或5 V电源

特点是工作在-40° C至

85°C

软件可选波特率发生器

Prescalable提供了额外的4分频

功能

快速访问2时钟周期IOR / IOW脉冲

宽度

可编程的睡眠模式

可编程的串行接口

特征

- 5 ，6，7 ，或8位的字符

- 偶，奇或无奇偶校验位产生

检测

- 1， 1.5或2个停止位

错误的起始位检测

在完整的状态报告功能

正常和睡眠模式

行中止的产生和检测

内部测试和环回功能

完全中断优先级控制系统

MODEM控制功能（ CTS ， RTS ， DSR ，

DTR ， RI ，和CD ）

DSRA

CTSA

DTRA

VCC

RTSA

INTA

CSA

TXA

IOW

TXB

CSB

INTB

RTSB

GND

DTRB

CTSB

DSRB

NC - 无内部连接

CDA

RIA

RXA

GND

INTSEL

VCC

RXD

RID

CDD

80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61

PN包装

（ TOP VIEW ）

TL16C754BPN

21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

DSRD

CTSD

DTRD

GND

RTSD

INTD

惩教署

TXD

IOR

台湾晶技

中信建投

INTC

RTSC

VCC

DTRC

CTSC

DSRC

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

国开行

RIB

RXB

CLKSEL

XTAL1

XTAL2

RESET

RXRDY

TXRDY

GND

RXC

RIC

疾病预防控制中心

版权

1999年至2004年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C754B

具有64字节FIFO的UART QUAD

SLLS397A - 1999年11月 - 修订2004年6月

DSRA

CTSA

DTRA

VCC

RTSA

INTA

CSA

TXA

IOW

TXB

CSB

INTB

RTSB

GND

DTRB

CTSB

DSRB

CDA

RIA

RXA

GND

INTSEL

VCC

RXD

RID

CDD

8 7

5 4 3 2

1 68 67 66 65 64 63 62 61

TL16C754BFN

27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43

FN包装

（ TOP VIEW ）

DSRD

CTSD

DTRD

GND

RTSD

INTD

惩教署

TXD

IOR

台湾晶技

中信建投

INTC

RTSC

VCC

DTRC

CTSC

DSRC

NC - 无内部连接

描述

该TL16C754B是四通用异步接收器/发送器（UART）与64字节的FIFO ，自动

硬件/软件流控制和数据传输速率高达3Mbps的。该TL16C754B提供了增强的功能。它有

发送控制寄存器（ TCR），其存储接收到的FIFO的阈值电平，以在启动/停止传输

硬件和软件流控制。与FIFO RDY寄存器，该软件得到TXRDY / RXRDY状态

对于在一个存取所有四个端口。片内的状态寄存器为用户提供错误指示，操作

状态，和调制解调器的接口的控制。系统的中断可能会进行调整，以满足用户的要求。内部

环回功能实现车载诊断。

在UART发送发送给它从外围8位总线上的TX信号数据和关于接收到的字符

RX信号。字符可以被编程为5 ，6，7 ，或8位。 UART有一个64字节的接收FIFO

和发送FIFO ，并且可以编程，以中断在不同的触发电平。 UART产生它自己的

基于一个可编程分频器和它的输入时钟所需的波特率。它可以传输偶，奇或无奇偶校验

1 ， 1.5或2个停止位。接收器可以检测到断线，闲置或帧错误， FIFO溢出，奇偶校验错误。

该发射器可以检测到FIFO下溢。该UART还包含调制解调器控制软件界面

操作和软件流控制和硬件流控制功能。

该TL16C754B是80引脚TQFP和68引脚PLCC封装。

国开行

RIB

RXB

CLKSEL

XTAL1

XTAL2

RESET

RXRDY

TXRDY

GND

RXC

RIC

疾病预防控制中心

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C754B

具有64字节FIFO的UART QUAD

SLLS397A - 1999年11月 - 修订2004年6月

终端功能

终奌站

号

名字

CDA ， CDB

疾病预防控制中心， CDD

79, 23

39, 63

9, 27

43, 61

地址位0选择。内部寄存器地址选择。请参考表7为寄存器地址映射。

地址位1选择。内部寄存器地址选择。请参考表7为寄存器地址映射

地址位2选择。内部寄存器地址选择。请参考表7为寄存器地址映射

载波检测（低电平有效）。这些输入是通过UART通道A相关

D.一个低这些引脚上指示的载波已经由调制解调器检测到某个通道。

时钟选择。 CLKSEL选择除以1或除以4 prescalable时钟。在复位，

在CLKSEL逻辑1 （ VCC ）选择分频预分频器1 。在CLKSEL选择逻辑0 （ GND ）

在分频预分频器4 。 CLKSEL的值在复位后沿锁存到MCR [7] 。

在CLKSEL逻辑1 （ VCC）将锁定一个0到MCR [ 7 ] 。在CLKSEL逻辑0 （ GND）将锁定1成

MCR [ 7 ] 。 MCR [ 7 ]可以重设后的改变，以改变预分频值。

芯片选择A，B ，C和D（低电平有效）。这些引脚使用户的CPU之间的数据传送

和TL16C754B的信道（多个）处理。每个UART （A ， B，C ， D）是

通过提供一低的各自的CSA通过CSD销处理。

清除发送（低电平有效）。这些输入是通过UART通道A相关

D.低的CTS引脚指示调制解调器或数据集准备接受从发送数据

754A 。状态通过读取MSR位4.这些引脚被检查仅影响发送和接收

操作时，自动CTS功能是通过增强功能寄存器使能（ EFR ）第7位，

硬件流控制操作。

数据总线（双向）。这些引脚是8位， 3态数据总线用于传送信息

到或从控制的CPU。 D0是最低显著位和一个发送的第一个数据位或

接收的串行数据流。

数据设置就绪（低电平有效）。这些输入是通过UART通道A相关

D.低这两个引脚指示调制解调器或数据集上电，并准备好进行数据交换

与UART 。

数据终端就绪（低电平有效）。这两个输出与UART通道A相关

通过D.低这两个引脚指示754A电源，并准备好了。这些引脚可

通过调制解调器控制寄存器来控制。写1到MCR位0套DTR输出

低，从而使调制解调器。这些引脚的输出是写0到MCR位0后高，或之后

复位。

信号和电源地

中断A，B ，C和D（高电平有效）。这些引脚提供独立的通道中断， INTA -D 。

INTA -D启用时， MCR位3设置为1 ，中断的中断使能

寄存器（ IER ），当中断条件存在。中断条件包括：接收错误，

可接收缓冲区的数据，发送缓冲区为空或检测调制解调器状态标志。

INTA - D在复位后为高阻态。

中断选择（高电平有效内部下拉）。 INTSEL可以与MCR一起使用

第3位使能或禁用三态中断INTA -D或覆盖MCR位3和持续力

中断。中断输出通过该引脚为1。推动这一引脚为低电平使能不断

让MCR位3 ，控制三态中断输出。在这种模式下， MCR位3被设定为1，使能

三态输出。

读取输入（低电平有效选通）。在IOR有效的低电平将加载一个内部寄存器的内容

由外部供访问由地址位A0 -A2到TL16C754B数据总线（ D0-D7 ）中所定义

中央处理器。

写输入（低电平选通）。在IOW有效的低电平将传输数据总线的内容

（ D0-D7 ）从外部CPU到由地址定义的内部寄存器的位A0- A2中。

I / O

描述

CLKSEL

CSA ， CSB

CSC ， CSD

9, 13,

49, 53

16, 20,

50, 54

CTSA ， CTSB

CTSC ， CTSD

4, 18

44, 58

11, 25

45, 59

D0D2

D3D7

DSRA ， DSRB

DSRC ， DSRD

6870,

7175

3, 19

43, 59

6668,

10, 26

44, 60

I / O

DTRA ， DTRB

DTRC ， DTRD

5, 17

45, 57

12, 24

46, 58

GND

16, 36,

56, 76

6, 23,

40, 57

PWR

INTA ， INTB

INTC ， INTD

8, 14,

48, 54

15, 21,

49, 55

INTSEL

IOR

IOW

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C754B

具有64字节FIFO的UART QUAD

SLLS397A - 1999年11月 - 修订2004年6月

终端功能（续）

终奌站

号

名字

复位。复位后，内部寄存器和所有的输出。 UART发送器输出

和接收器输入在复位期间被禁用。见TL16C754B外部复位

条件进行初始化的细节。 RESET为高电平有效输入。

环形指示灯（低电平有效）。这些输入是通过UART通道A相关

D.低这两个引脚指示调制解调器接收到电话线上的振铃信号。

低对这些输入引脚的高转换生成一个调制解调器状态中断，如果已启用。

请求发送（低电平有效）。这两个输出与UART通道A相关

通过D.低的RTS引脚指示发送的数据就绪并等待发送。

写1的调制解调器控制寄存器（ MCR位1 ）设置这些引脚为低电平，表示数据是

可用。复位后，这些引脚被置为1。这些引脚仅影响发送和接收

操作时自动RTS功能通过增强型功能寄存器使能（ EFR ）第6位，

硬件流控制操作。

接收数据输入。这些输入与串行信道的数据到754A相关联。

在本地环回模式下，这些RX输入引脚被禁用和TX数据在内部

连接到UART RX输入内部。

接收就绪（低电平有效）。 RXRDY包含所有四个线或状态接收通道

FIFO中， RXRDY A-D 。它变为低电平时，触发水平已经达到或超时中断

发生。它变为高电平时，所有的RX FIFO的空并且在RX FIFO的错误。

传输数据。这两个输出与从所述的串行发送信道的数据相关联

754A 。在本地环回模式下，TX输入引脚被禁用和TX数据在内部

连接到UART RX输入。

发送就绪（低电平有效）。 TXRDY包含所有四个发射信道的线或状态

FIFO中， TXRDY A-D 。它为低时，有可用的备用的触发电平数。它去

当所有四个TX缓冲区满高的。

电源输入

晶振或外部时钟输入。 XTAL1用作晶体输入或用作外部时钟输入。

晶体可连接XTAL1和XTAL2之间构成一个内部振荡电路（见

图10）。可替换地，外部时钟可以连接到XTAL1上，以提供自定义数据

率。

输出晶振或缓冲时钟。见XTAL1 。 XTAL2用作晶体

振荡器输出或缓冲时钟输出。

I / O

描述

RESET

RIA ， RIB

RIC ， RID

78, 24

38, 64

8, 28

42, 62

RTSA ， RTSB

RTSC ， RTSD

7, 15

47, 55

14, 22

48, 56

RXA ， RXB

RXC ， RXD

77, 25

37, 65

7, 29

41, 63

RXRDY

TXA ， TXB

TXC ， TXD

10, 12

50, 52

17, 19

51, 53

TXRDY

6, 46,

13, 47,

VCC

PWR

XTAL1

XTAL2

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C754B

具有64字节FIFO的UART QUAD

SLLS397A - 1999年11月 - 修订2004年6月

功能框图

调制解调器控制信号

控制信号的

公共汽车

接口

控制

和

状态块

状态信号

除数

控制信号的

状态信号

波特率

发电机

UART_CLK

接收FIFO

64-Byte

接收器模块

逻辑

投票

逻辑

发送FIFO

64-Byte

发送器

逻辑

注：该表决逻辑确定接收的数据是否是一个逻辑1或0。这需要三个样品RX线，并使用多数表决来确定

的逻辑电平接收。表决逻辑在收到所有位。

功能说明

该TL16C754B UART的引脚与TL16C554和ST16C654的UART兼容。它提供了更多的增强

功能。所有附加功能都通过一个特殊的增强功能寄存器提供。

UART将执行从外围设备或串行到并行数据的字符转换接收到的

调制解调器和并行到平行于由所述处理器发送的数据的字符的转换。完整

该TL16C754B UART的每个信道的状态可以功能性操作的过程中的任何时间读取

处理器。

该TL16C754B UART可以以交替模式（ FIFO模式）减轻过度的处理器

通过缓存软件开销接受/发送的字符。接收器和发送器的FIFO可以

最多可存储64个字节（包括每对接收FIFO字节错误状态三个附加位）和有

可选或可编程的触发点。主输出RXRDY和TXRDY允许DMA的信号

接送。

该TL16C754B UART可选择的硬件流控和软件流控制。这两项计划

通过自动控制串行数据显著降低软件开销，提高系统效率

流动。硬件流控制使用RTS输出和CTS输入信号。软件流控制使用

可编程XON / XOFF字符。

该UART包括一个可编程的波特率发生器，可通过分定时参考时钟输入

1 ，（2之间的除数

-1）。该CLKSEL端可以使用4分割的输入时钟或由1至生成

在复位过程中的基准时钟。在分频时钟4时，选择CLKSEL引脚为逻辑0或

分频1时选择CLKSEL是一个逻辑1 。

邮政信箱655303

达拉斯，德克萨斯州75265