【TL16C750异步通信部件具有64字节FIFO及自动流控SLLS191C - 1995年1月 - 】,IC型号TL16C750IPM,TL16C750IPM PDF资料,TL16C750IPM经销商,ic,电子元器件-51电子网

TL16C750

异步通信部件

具有64字节FIFO及自动流控

SLLS191C - 1995年1月 - 修订1997年12月

引脚对引脚兼容于现有的

TL16C550B/C

可编程的16位或64字节的FIFO

降低CPU的中断

可编程的自动RTS和自动CTS

在自动CTS模式， CTS控制

发射机

在自动RTS模式，接收器FIFO内容

和阈值控制RTS

串口和调制解调器控制输出驱动一个

RJ11电缆直接在设备上

相同的功率降

能够运行所有现有的的

TL16C450软件

复位后，所有寄存器是相同的

在TL16C450寄存器组

高达16 MHz的时钟速率高达1兆波特

手术

在TL16C450模式下，按住Shift键并

寄存器无需精确

在CPU之间的同步

串行数据

可编程的波特率发生器允许

任何输入参考时钟的1部

（2

- 1 ），并产生一个内部16

时钟

标准的异步通信

位（启动，停止和奇偶校验），添加或

删除或从串行数据流

5 V和3 V操作

注册可选休眠模式和

低功耗模式

独立的接收器时钟输入

独立控制的发送，

接收，线路状态和数据集

中断

完全可编程的串行接口

特性：

- 5-，6-， 7-或8位的字符

- 偶数，奇数或无奇偶校验位产生

检测

- 1- ， 1 1/ 2 - ，或2-停止位产生

- 波特率产生（ DC到1兆位每

第二次）

错误的起始位检测

完整的状态报告功能

三态输出的CMOS驱动能力。

双向数据总线和控制总线

行中止的产生和检测

内置诊断功能：

- 环回控制的通信

链路故障隔离

- 中断，奇偶，溢出，帧错误

模拟

完全中断优先级控制系统

MODEM控制功能（ CTS ， RTS ， DSR ，

DTR ， RI和DCD ）

可提供44引脚PLCC和64引脚SQFP

工业温度范围为

64引脚SQFP

描述

该TL16C750是TL16C550C异步通信元件（ACE ）的功能升级，

这又是TL16C450的功能升级。功能上等同于上电时的TL16C450

（字符或TL16C450模式）时， TL16C750 ，像TL16C550C ，可以被放置在备用模式（先进先出

模式）。这通过缓冲接收和发送的字符减轻过多的软件开销的CPU 。

接收器和发送FIFO的存储多达64个字节，包括每个字节的错误状态三个额外的位

用于接收器的FIFO。用户可以一个16字节的FIFO模式或者延长的64字节FIFO模式之间进行选择。

在FIFO模式中，有一个可选的自动流控功能，可显著降低软件过载保护

并通过RTS输出和CTS提高系统效率通过自动控制串行数据流

输入信号（参见图1）。

在TL16C750对从外围设备或调制解调器和接收数据的串行 - 并行转换

并行 - 串行上从它的CPU接收到的数据转换。 CPU可以在任何时候读取的ACE状态。该

ACE提供完整的调制解调器控制能力和可定制处理器的中断系统

最小化的通信链路的管理软件。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1997年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C750

异步通信部件

具有64字节FIFO及自动流控

SLLS191C - 1995年1月 - 修订1997年12月

描述（续）

该TL16C750 ACE包括能够将一个参考时钟由一个可编程的波特率发生器

除数为1 （2-

- 1），并产生一个16

参考时钟内部的发送器逻辑。条款

也包括使用本16

时钟与接收机的逻辑。在ACE容纳1波特串口速率

（ 16 MHz输入时钟），所以有点时间为1

和典型人物时间为10

（起始位， 8个数据位，停止位）。

两个TL16C450终端功能已经改为TXRDY和RXRDY ，提供信号

以直接存储器存取（DMA）控制器。

FN包装

（ TOP VIEW ）

VCC

DCD

DSR

CTS

RCLK

罪

SOUT

CS0

CS1

CS2

BAUDOUT

6 5 4 3 2 1 44 43 42 41 40

18 19 20 21 22 23 24 25 26 27 28

OUT1

DTR

RTS

OUT2

INTRPT

RXRDY

BAUDOUT

CS2

CS1

CS0

SOUT

罪

RCLK

XIN

XOUT

WR1

WR2

VSS

RD1

RD2

DDIS

TXRDY

ADS

XIN

XOUT

WR1

WR2

VSS

RD1

RD2

DDIS

TXRDY

ADS

PM PACKAGE

（ TOP VIEW ）

64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49

VCC

DCD

DSR

CTS

17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

NC - 无内部连接

RXRDY

INTRPT

OUT2

RTS

DTR

OUT1

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C750

异步通信部件

具有64字节FIFO及自动流控

SLLS191C - 1995年1月 - 修订1997年12月

功能框图

国内

数据总线

接收器

FIFO

9–2

D(7 – 0)

数据

公共汽车

卜FF器

接收器

卜FF器

接收器

移

罪

LINE

控制

CS0

CS1

CS2

ADS

RD1

RD2

WR1

WR2

DDIS

TXRDY

XIN

调制解调器

控制

调制解调器

状态

SELECT

和

控制

逻辑

发射机

控股

LINE

状态

发射机

FIFO

除数

锁存器（ LS ）

除数

锁存器（ MS ）

接收器

时间和

控制

RCLK

RTS

波特

发电机

BAUDOUT

发射机

时间和

控制

自动流

控制

启用

（AFE）

发射机

移

SOUT

调制解调器

控制

逻辑

CTS

DTR

DSR

DCD

OUT1

OUT2

XOUT 19

RXRDY

VCC

VSS

动力

供应

打断

启用

打断

鉴定

FIFO

控制

打断

控制

逻辑

33 INTRPT

注一：显示端子编号为FN包。

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C750

异步通信部件

具有64字节FIFO及自动流控

SLLS191C - 1995年1月 - 修订1997年12月

终端功能

终奌站

名字

ADS

号

I / O

描述

寄存器选择。 A0 - A2都在使用读，写操作选择ACE寄存器的读

或写入。请参考表1为寄存器地址和ADS信号描述。

地址选通。当ADS有效（低电平）时，寄存器选择信号（ A0，A1和A2）和片选信号

（ CS0 ， CS1 ， CS2 ）直接驱动内部的选择逻辑;当ADS为高时，寄存器选择和芯片选择

信号保持在逻辑电平，他们在广告低到高的转变发生时。

波特了。 BAUDOUT是16

时钟信号对ACE的发射器部分。时钟速率被建立

由基准振荡器频率由波特率发生器除数锁存器中指定一个除数。

BAUDOUT也可以通过把此输出到RCLK用于接收器部分。

片选。当CS0和CS1是高和CS2为低时， ACE被选中。当任何这些输入

处于非活动状态时， ACE依然无效。参阅在ADS信号的描述。

清除发送。 CTS是调制解调器状态信号。其状态可通过读位的4 （ CTS ）进行检查

调制解调器状态寄存器。位0调制解调器状态寄存器（ ΔCTS ）表示CTS已经改变了状态

因为从调制解调器状态寄存器的最后一次读取。当调制解调器状态中断使能， CTS

改变状态，并自动CTS模式被禁止，产生一个中断。 CTS还用于在

自动CTS模式来控制发射器。

数据总线。八数据线与3态输出提供数据，控制和状态的双向通道

在ACE和CPU之间的信息。作为输入使用时，他们使用故障保护CMOS兼容输入缓冲器。

BAUDOUT

CS0

CS1

CS2

CTS

DCD

I / O

数据载波检测。 DCD是一个调制解调器状态信号。其状态可通过读位7 （ DCD ）进行检查

调制解调器状态寄存器。调制解调器状态寄存器的第3位（ ΔDCD ）表示DCD已经改变了状态

因为从调制解调器状态寄存器的最后一次读取。当调制解调器状态中断使能且DCD

状态发生改变时，会产生一个中断。

驱动器禁用。 DDIS有效（高电平）时， CPU没有读取数据。当激活时， DDIS可以禁用

外部收发器。

数据设置就绪。 DSR是一个调制解调器状态信号。其状态可以通过读的比特5 （DSR）进行检查

调制解调器状态寄存器。第1位调制解调器状态寄存器（ ΔDSR ）表示DSR已经改变国家

从调制解调器状态寄存器的最后一次读取。当调制解调器状态中断使能且DSR

改变状态，产生一个中断。

数据终端就绪。当有效（低）， DTR通知调制解调器或数据设置的ACE准备建立

通信。 DTR处于激活状态通过设置调制解调器控制寄存器的DTR位到1 。

DTR处于非活动状态或者作为主复位的结果，循环模式操作过程中，或

清除DTR位。

中断。当激活时（高电平）， INTRPT通知的ACE有一个中断的CPU进行维修。四

这会导致发出一个中断的条件是：一个接收器错误，接收到的数据是可用的或定时

出（FIFO模式），一个空的发送器保持寄存器，或启用调制解调器状态中断。 INTRPT

复位（停用），或者当中断服务，或作为主复位的结果。

主复位。当激活时（高电平），MR清除多数ACE寄存器并设置了各种输出信号的电平

（参照表2）。

输出1和2，这些是通过将设置为它们的活性（低）电平用户指定的输出端子

它们各自的调制解调器控制寄存器（ MCR）的比特（ OUT1和OUT2 ）。 OUT1和OUT2都被设置为

无效（高）电平作为主复位，在循环模式下操作的结果，或者通过清零2（ OUT1）或

在MCR的第3位（ OUT2 ）。

接收机时钟。 RCLK为16×波特率时钟与接收机的ACE的部分。

DDIS

DSR

DTR

INTRPT

OUT1

OUT2

RCLK

邮政信箱655303

达拉斯，德克萨斯州75265

TL16C750

异步通信部件

具有64字节FIFO及自动流控

SLLS191C - 1995年1月 - 修订1997年12月

终端功能（续）

终奌站

名字

RD1

RD2

号

I / O

描述

读取输入。当任一RD1或RD2是活性（低或高分别），而ACE被选择时，CPU

允许读取从一个选定的ACE寄存器的状态信息或数据。唯一需要的这些输入中的一个

用于数据的读取操作期间的转移;另一个输入必须处于非激活状态（即捆绑，捆绑RD2

低或RD1拉高）。

振铃指示。 RI是一个调制解调器状态信号。其状态可通过读位调制解调器6 （ RI ）进行检查

状态寄存器。位2的调制解调器状态寄存器（塔塔）表示的RI已经从低转变到高

因为从调制解调器状态寄存器的最后一次读取的水平。如果调制解调器状态中断使能时，此

发生转变，产生一个中断。

发送请求。当激活时， RTS通知调制解调器或数据设置的ACE已准备好接收数据。 RTS

被设置为它的活性水平通过设置RTS MCR位被设定为无效（高）电平或者作为一个结果

主复位，在循环模式操作，或者通过清除MCR的位1 （ RTS ）。在自动RTS模式， RTS

被设置为无效电平由接收器阈值的控制逻辑。

接收器准备就绪。接收器的直接内存访问（ DMA ）信号可与RXRDY 。当操作

在FIFO模式下，两种类型的DMA信道之一可以通过FIFO控制寄存器位来选择

3 （ FCR3 ）。当在TL16C450模式操作时，只有DMA模式0是允许的。模式0支持

DMA单次传输中，传输在CPU的总线周期之间进行。模式1支持DMA multitransfer

其中多个被转移到接收FIFO已经被清空不断取得。在DMA模式0

（ FCR0 = 0或FCR0 = 1， FCR3 = 0），当在所述接收器中的至少一个字符的FIFO或接收机保持

保持寄存器， RXRDY变为无效（高）。在DMA模式1 （ FCR0 = 1， FCR3 = 1），当触发电平

或已达到超时， RXRDY变为有效（低） ;当它已经有效但有没有更多的

在FIFO或保存寄存器字符，则变为无效（高）。

串行数据。单是由一个连接的通信设备的输入端。

合成的串行数据输出到所连接的通信装置。 SOUT被设定为标记（高）电平

作为主复位的结果。

发射准备。 DMA传输信号可与TXRDY 。当在FIFO模式下操作，

两种类型的DMA信道之一可以通过FCR3被选择。当在TL16C450模式下操作，

只有DMA模式0是允许的。模式0支持DMA单次传输中，传输在CPU之间进行

总线周期。模式1支持multitransfer DMA ，其中多个被转移至不断取得

发送FIFO被填满。

5 V电源电压

供应通用

写输入。当任一输入为有效（低或高分别为）和而ACE被选择时，CPU是

允许写入控制字或数据到一个选定的ACE寄存器。只有这些输入中的一个需要

在写操作过程中传输数据;另一个输入必须处于非激活状态被束缚（即WR2接低电平或

WR1接高电平）。

外部时钟。 XIN和XOUT的ACE连接到主定时基准（时钟或晶体）。

RTS

RXRDY

罪

SOUT

TXRDY

VCC

VSS

WR1

WR2

XIN

XOUT

I / O

详细说明

自动流控制

自动流控制由自动CTS和自动RTS的。与自动CTS ， CTS之前一定要主动

发送FIFO可以发射数据（参见图1）。随着自动RTS ， RTS变为活动时，接收器是空的

或者，阈值还没有达到。当RTS连接到CTS ，数据传输不会发生

除非接收FIFO中有足够的空间。因此，当ACE1和ACE2是溢出错误被淘汰

启用自动流控制TLC16C750s 。如果没有，如果发送数据速率超过发生溢出错误

接收FIFO读取延迟。

邮政信箱655303

达拉斯，德克萨斯州75265