DDR终端稳压器
特点
源和吸收电流
低输出电压偏移
无需外部电阻器
线性拓扑
挂起到内存（ STR ）功能
低外部元件数量
热关断
可在
SOP8 ， SOP8 -PP封装
SOP8 / SOP8 -PP PKG
TJ2997
应用
DDR -II和-III终止电压
SSTL终结
HSTL终止
订购信息
设备
TJ2997GD
TJ2997GDP
包
SOP8
SOP8-PP
DESCRIPSION
该TJ2997线性稳压器是专为满足JEDEC SSTL规格终止DDR-的
SDRAM 。该器件包含一个高速运算放大器，以提供优异的响应负载
瞬变。输出级可以防止射穿，同时提供高达1.5A的连续电流，
瞬间峰值高达3A与尊重，要求DDR-到PVIN工况的应用
SDRAM终止。该TJ2997还采用了V
SENSE
引脚来提供卓越的负载调节和
V
REF
输出作为用于芯片和DIMM的参考。在TJ2997发现一个附加特征是一个
高电平有效使能（ EN）引脚，提供挂起到内存（ STR ）的功能。当EN拉低了
V
TT
输出三态，提供高阻抗输出，但是，V
REF
将保持有效。省电
优点是可以在这种模式下，通过低静态电流来获得。
绝对最大额定值
特征
电源电压GND
焊接温度（焊接， 10秒）
存储温度范围
工作结温范围
符号
PV
IN
AV
IN
V
DDQ
T
SOL
T
英镑
T
JOPR
分钟。
-0.3
-0.3
-0.3
马克斯。
6.0
6.0
6.0
260
单位
V
℃
℃
℃
-65
-40
150
125
推荐工作范围
特征
AV
IN
到GND
PV
IN
& EN到GND
符号
AV
IN
PV
IN
& EN
分钟。
2.3
0
马克斯。
5.5
AV
IN
单位
V
V
订购信息
包
SOP8
SOP8-PP
四月， 2011 - R1.0.1
订单号
TJ2997GD
TJ2997GDP
描述
DDR终端稳压器
DDR终端稳压器
1/13
包装标志
TJ2997G
TJ2997G
供货方式
REEL
REEL
HTC
DDR终端稳压器
引脚配置
GND 1
EN 2
VSENSE 3
VREF 4
8 VTT
7 PVIN
6 AVIN
5 VDDQ
GND 1
EN 2
VSENSE 3
VREF 4
裸露
热
PAD
TJ2997
8 VTT
7 PVIN
6 AVIN
5 VDDQ
SOP8
SOP8-PP
引脚说明
PIN号
1
2
3
4
5
6
7
8
引脚名称
GND
EN
VSENSE
VREF
VDDQ
AVIN
PVIN
VTT
裸露的散热焊盘
地
启用
反馈引脚用于调节V
TT
V的缓冲内部参考电压
DDQ
/2
输入内部基准等于V
DDQ
/2
模拟偏置输入引脚
电源输入引脚
输出电压，用于连接到终端电阻
裸露的热连接。连接到地面。 （仅SOP8 -PP ）
引脚功能
典型用途
V
EN
V
DDQ
= 1.8V
V
AVIN
= 2.5V
EN
V
DDQ
AV
IN
PV
IN
V
REF
+
V
REF
= 0.9V
0.1uF
V
SENSE
GND
V
TT
+
V
TT
= 0.9V
47uF
+
220uF
四月， 2011 - R1.0.1
2/13
HTC
DDR终端稳压器
电气特性
(1)
TJ2997
(1), (2), (3)
规范与标准字体为T
J
= 25 。除非另外指明， AVIN = 2.5V ， PVIN = VDDQ = 1.8V
(1), (2), (3)
DDRⅡ 。 AVIN = 2.5V ， PVIN = VDDQ = 1.5V
对于DDR
Ⅲ.
为
参数
V
REF
电压
V
REF
电压
符号
V
REF
V
REF
测试条件
V
DDQ
= 1.8V
V
DDQ
= 1.5V
I
OUT
= 0 A
V
DDQ
= 1.8V ， PVIN = 1.8V
I
OUT
=
±
0.9 A
V
DDQ
= 1.8V ， PVIN = 1.8V
I
OUT
= 0 A
@ V
DDQ
= 1.5V ， PVIN = 1.5V
I
OUT
= ± 0.5 A
(6)
@ V
DDQ
= 1.5V ， PVIN = 1.5V
(6)
I
OUT
= ± 0.9A
@ V
DDQ
= 1.5V ， PVIN = 1.8V
I
OUT
= 0 A
I
OUT
=
±
0.5 A
I
OUT
=
±
0.9 A
(6)
(6)
(6)
分钟。
0.882
0.735
0.86
0.86
0.71
0.71
0.71
-25
-25
-25
-
-
典型值。
0.90
0.75
0.90
0.90
0.75
0.75
0.75
0
0
0
250
100
150
0.1
马克斯。
0.918
0.765
0.94
0.94
0.79
0.79
0.79
25
25
25
500
-
300
0.5
-
0.6
10
0.1
-
单位
V
V
V
TT
输出电压
V
TT
V
V
TT
输出电压
V
TT
V
V
TT
输出电压偏移
静态电流
(4)
V
DDQ
输入阻抗
在关断静态电流
(4)
关断电流
最小启用高级
最大允许低电平
V
TT
在关断漏电流
V
SENSE
输入电流
热关断
(5)
V
OSVTT
I
Q
Z
VDDQ
I
SD
I
Q_SD
V
IH
V
IL
I
V
I
SENSE
T
SD
mV
（如适用）
I
OUT
= 0A
uA
k
uA
uA
V
V
uA
uA
℃
EN = 0V
EN = 0V
1.9
(7)
-
EN = 0V，
V
TT
= 1.25V
-
-
-
-
1
-
165
注1：绝对最大额定值指示超出可能会损坏设备的限制。经营范围表示条件
对于该装置旨在是功能性的，但并不保证特定性能极限。为了保证
规格和测试条件见电气特性。保证规格仅适用于测试条件
列出。一些性能特性可能会降低，当设备未列出的测试条件下操作。
注2：在高温下，设备必须基于热敏电阻降额。在SOP8封装的器件必须是
在降额
θ
JA
= 165 C / W结到环境没有散热片。
注3.限制是100 ％的产品在25℃的测试。限制在工作温度范围内，通过关系确定。
注意，定义为电流流进的AV 4.静态电流
IN
.
注5.最大允许功耗是最高结温，T的函数
J（下最大） ，
结到环境
热阻，
θ
JA
和环境温度，T
A
。超过最大允许功耗会使
芯片温度过高，稳压器将进入热关断。
注6 V
TT
负载调节是通过使用一个10毫秒的脉冲电流和电压电流测量测试
TT
.
注意7.在AV的情况下
IN
> 2.5V ，最小启用高电平AV
IN
* 0.7.
四月， 2011 - R1.0.1
3/13
HTC
DDR终端稳压器
描述
TJ2997
该TJ2997是一个线性总线终端稳压器专为DDR II和DDR III内存。该
输出，V
TT
可以吸收和提供电流的同时调节输出电压等于V
DDQ
/ 2.
输出级的设计是为了保持出色的负载调节，同时防止拍摄过。
该TJ2997还集成了独立的模拟电路与电源两个不同的电源轨
输出级。这使得分离轨的方法被利用来降低内部功耗。它
也允许TJ2997 ，以提供用于下一代DDR-SDRAM的终止溶液
记忆..
系列存根端接逻辑（ SSTL ）的建立是为了提高数据传输的信号的完整性
横跨存储器总线。此终止方案对于防止从信号数据错误
反射，同时在与DDR -SDRAM遇到高频传输。最常见的
终端的形式是II类单并行匹配。这涉及到一个R
S
由串联电阻
芯片组的内存和一个R
T
端接电阻器。对R的典型值
S
和R
T
是25欧姆，
虽然这些是可以改变的比例从TJ2997的电流要求。这种实现
可以在下面的图1所示。
图1. SSTL-终止计划
引脚说明
AV
IN
和PV
IN
AV
IN
和PV
IN
是输入电源引脚为TJ2997 。 AV
IN
用于提供所有的内部控制
电路。 PV
IN
然而，专门用来提供轨电压为用于输出级
打造V
TT
。这些引脚都工作过根据应用不同的供应能力。
光伏更高的电压
IN
会增加，因为输出R的最大连续输出电流
DSON
在电压接近V的限制
TT
。 PVIN的高值的缺点是内部功率
损失也将增加，限制了热设计。
关于输入电压选择的限制是，光伏
IN
必须等于或低于AV
IN
。这是
推荐连接PV
IN
到电压轨等于或小于3.3V ，以防止热限制从
跳闸因为过度的内部功耗。如果结温超过
热关断，该部位将进入停机状态，其中两个V
TT
和V
REF
处于三态。
V
DDQ
V
DDQ
在输入用于创建内部参考电压，用于调节V
TT
。参考
电压由两个内部50kΩ的电阻器的电阻器分压器生成的。这保证了V
TT
将
轨道V
DDQ
/ 2精确。 V的最佳实施
DDQ
是作为远程感。这可以是
四月， 2011 - R1.0.1
5/13
HTC
QQ：2880707522 复制
